专利名称：半导体集成电路中的内电压变换器的利记博彩app
技术领域：
本发明涉及半导体存储器中所用的电路，特别涉及一种内电压变换器，这种内电压变换器由于工作的内电压变换级的个数是随着所需电流的大小(即，例如起动电源情况下电流大，或备用电源情况下电流小)而不同的，所以能够消除电压的不稳定性和过量的备用电流。
随着半导体器件趋向于高密度化，电路中所用的各种各样的晶体管的尺寸也就越来越小。与晶体管尺寸的减小趋势相应，随之出现了以下缺点，即对于常规电源电压晶体管的可靠性下降，而集成电路的电力消耗增大。因而在集成电路中包含了如
图1所示的内电压变换器以克服这些问题，但其电力消耗也相当大，从而导致内电压的稳定性下降。
本发明的目的是提供一种由多个内电压变换级并联组成的内电压变换器，操作时这些并联的内电压变换级可分开运行，以便在提供备用电源情况下减少不必要的电力消耗，从而内电源电压的稳定性也可得到改善。
本发明的特征在于半导体集成电路中的内电压变换器，该内电压变换器有多个并联的内电压变换级，它包括一个振荡器、一个缓冲器、一个功率级电路和一个检测器，所述振荡器用以产生特定频率的方波、所述缓冲器用以在接收振荡器的输出作为输入后驱动电荷抽运电路，所述功率级电路借助于电荷抽运电路控制内电源电压的电平，所述检测器通过对内电源电压的检测以控制缓冲器的操作。
这样，各并联的内电压变换级分别包括缓冲器、电荷抽运电路和功率级电路，并按照内电压电源级驱动多于一个的变换级。
参照附图对各最佳实施例作下列叙述将使本发明的上述以及其他目的、特征和优点变得更加明确，附图中图1是半导体集成电路中常规内电压变换器的方框图。
图2是本发明的半导体集成电路中内电压变换器的方框图。
图3例示本发明的半导体集成电路中内电压变换器的一个实施例。
图4表示在本发明中实现的偏压电路。
图5是本发明中的定时图。
图6表示本发明的半导体集成电路中内电压变换器的内电压。
下面将参照附图对本发明作进一步的说明。
图1表示常规半导体集成电路中内电压变换器的方框图。该内电压变换器做在一片半导体芯片上。该内电压变换器包括一个振荡器1、一个缓冲器2、一个电荷抽运电路3和一个功率部分4，所述振荡器1由诸反相器或诸施密特触发器构成，缓冲器2用以传送从振荡器1所产生的信号，电荷抽运电路3通过接收缓冲器2的输出用以产生受激参数输出，而功率部分4则通过接收电荷抽运部分3的输出用以提供电源电压Vout。
上述电压变换器通过缓冲器2将振荡器1的输出提供给电荷抽运部分3，同时还借助功率部分4中的功率晶体管将电荷抽运部分3的受激参数输出提供作为电源电压Vout。该内电压变换器总是与半导体芯片中内电压和工作状态无关地操作，因此，在芯片处于备用方式时浪费掉不必要的功率。此外，由于没有内电压反馈到输入级，以致在有效操作期间降低了内电压的稳定性。
图2是图1所示电路缺点经改进后的半导体集成电路中的内电压变换器的方框图。该内电压变换器分成子电路10和主电路20。子电路10和主电路20两者分别包括用以传送振荡器1的输出的缓冲器2和2′、通过接收缓冲器2和2′的输出用以产生受激参数输出的电荷抽运部分3和3′、以及通过接收电荷抽运部分3和3′的输出用以提供电源电压Vout的功率部分4和4′。由诸反相器或诸施密特触发器构成的振荡器1分别被连接到子电路10和主电路20的缓冲器2和2′上，并将所述功率部分4和4′的公共节点G连接到检测器5上。
检测器5把一种随输出电源电压Vout的状态而定的控制信号提供给主电路20中的缓冲器2′。受检测器5输出控制的主电路20中的缓冲器的输出与不受检测器5输出控制的子电路10中的缓冲器的输出之间有180°的相位差。于是，子电路10和主电路20的功率部分4和4′轮流提供电源电压。本图中，振荡器1被公用连接到电路10和20的缓冲器2和2′，但在子电路10和主电路20中也可以各自用一个独立的振荡器。此外，即使内电压变换器包含一个子电路10和一个主电路20，它也可以由多个并联电压变换级来组成。纵然在这种情况下，可以公用一个振荡器1，也可以采用与变换器数量相符的多个振荡器。
图2所示的内电压变换器中，振荡器1的输出通过缓冲器2加到电荷抽运部分3上，并通过功率部分4提供受激参数输出作为电源电压Vout。
在该情况下，将从子电路10提供的输出电压用作备用电压。这时，检测器5检测输出级的电压，因此，若在提供起动电压或驱动接到输出级的负载情况下电源电压Vout突然下降时，则检测器5就会驱动主电路20以便为驱动负载提供必要的电流。这样，在本发明中，用以提供备用电压的子电路10中元件的尺寸必定是很小的，而按照内电压的状态或工作条件工作的主电路20中的元件则要求大的尺寸。
图3是半导体集成电路中内电压变换器实现了的电路图。图3中，振荡器1由三个反相器11、12和13组成。该振荡器也可由施密特触发器组成。所述振荡器1产生方波脉冲。
类似地，缓冲器2包含三个反相器16-18。电荷抽运部分3和3′分别包含用以构成电容器的金属-氧化物-半导体(MOS)晶体管M1和M4，以及其他晶体管M2-M3和M5-M6。同样地，功率部分4和4′分别包含用以使电压限定于一恒定电压的偏压电路7和7′以及功率晶体管M8和M9。为把输出电压Vout反馈到输入侧的检测器5包含分压电阻器R1、R2、反相器I9、I10和限制输出的MOS晶体管M7。此外，包含在由与非门ND4和反相器15组成的缓冲器2′中的与非门ND4的一个输入端接到两个反相器I9和I10之间的节点E上。
下面参照图3将对如此构成的本发明进行详细的说明。由反相器或施密特触发器构成的振荡器1把特定频率的方波脉冲提供给节点A。节点A的电压加到缓冲器2和2′，由此分别驱动电荷抽运部分3和3′。将缓冲器2以后的输出加在MOS电容晶体管M4上，而输出电压则由跨越电容器的方波电压进行抽运。MOS晶体管M6把受激电压提供给功率部分4。
类似地，另一个电荷抽运部分3′的操作与所述部分3的操作情况相同。这样，功率部分4和4′驱动由偏压电路7和7′进行控制的功率MOS晶体管M8和M9，把内电源电压Vout提供给半导体芯片。也将检测器5通过R1连接到节点G以便检测电压Vout，并在通过电阻R1和R2分压后提供其电压。反相器I9和I10通过检测内电压限制通过缓冲器2′的节点B的选通路径。于是，当集成电路的内电压下降时，反相器I9的高电平信号就加到与非门ND4的输入端上，使得与非门ND4提供低电平信号。在由反相器I5将该信号转换成高电平信号之后，将其加到电荷抽运部分3′上，从而提高在输出级处的电源电压Vout。
相反，当内电压升高时，由电阻R1和R2分压的状态信号处于高电平状态，并由反相器I9将其转换成低电平状态。于是，与非门ND4的输出变成高电平状态，并将由反相器I5转换成低电平状态的信号加到电荷抽运部分3′上，由此使电荷抽运部分的停止工作。同样地，在节点B处的低电平信号通过反相器I10变成高电平状态，因此使MOS晶体管M9可靠地截止。
在该情况下，检测器5通过控制缓冲器2′的选通路径就控制了主电路20的通-断操作。于是，在备用方式情况下，只有子电路10动作把电源电压Vout提供给集成电路的内部，而在起动电源情况下，则子电路10和主电路20都动作来提供所述电压Vout。
图4是本发明已实现的电路图，它表示接到电荷抽运部分3后面的功率部分4。偏压电路7包含串联的MOS晶体管M14-M17、电阻R3和MOS晶体管M18。偏压电路7中，由起二极管作用的MOS晶体管M14-M17和电阻R3分压的电压使晶体管18导通。以致偏压电路7限制了超过特定恒定电压以上的电压。这样，使功率MOS晶体管M8的输出电压Vout箝位到大约4VT(此处，VT是MOS晶体管的阈值电压)，因此，可获得稳定的输出电压Vout。通过采用这些偏压电路，使内电源电压Vout能够与外电源电压无关地保持住恒定电压电平。图6中示出外部电源电压Vcc与内电源电压Vout之间的关系曲线。
下面将说明图5中示出的操作关系。在如图5(a)所示需要大驱动功率情况下，由于内电压低于电源电压Vout的特定电压电平，因此，检测器5节点B的高电平输出启动缓冲器2′的与非门ND4，从而同时驱动电荷抽运电路3和3′。此时，MOS晶体管M7截止。在这种情况下，缓冲器2和2′的输出彼此具有180°的相位差，于是，功率部位4和4′的功率晶体管M8和M9轮流导通。这样，外电源电压可很快地提供内电压。但是，在如图5(b)所示备用方式的情况下，检测器5的输出变成低电平状态，从而禁止缓冲器2′的与非门ND4。
同样地，导通MOS晶体管M7，同时截止功率部分4′，于是，只驱动子电路10从而降低了电力消耗。
如上所述，借助于由一个以上并联内电压变换级组成的电路结构，在只需要备用电压情况下，仅驱动子电路10以提供内电压，而按照内电压条件驱动主电路20，所以本发明可防止不必要的电力消耗，从而改善了内电压的稳定性。特别是，即使在象起动电源之类大驱动功率的情况下，各内电压变换级就会全部工作从而很快地保持恒定电平。此外，倘若把检测器5的节点E处输出和内操作时钟的逻辑组合用作内电压变换器的控制时钟，则可预期得到改进的效果。
本发明决不局限于上述的实施例。在参考本发明说明的基础上，本领域的技术人士对所公开的实施例以及本发明其他实施例的各种不同的修改会变得更加明确。因此，要注视到所附权利要求书将包括在本发明实质范围内的任何这种修改或实施例。
权利要求
1.一种半导体集成电路中的内电压变换器，其特征在于它包括一个振荡器，用以产生方波信号；一个子电路，包含一个缓冲器、一个电荷抽运电路和一个功率部分，所述缓冲器用于接收所述振荡器的方波信号，所述电荷抽运电路借助接收缓冲器的输出用于产生受激参数输出，所述功率部分用于把电荷抽运电路的输出控制到某一内电压电平并提供电源电压；一个主电路，包含一个缓冲器、一个电荷抽运电路和一个功率部分，所述缓冲器用于接收所述振荡器的方波信号和来自检测器的检测信号，所述电荷抽运电路借助接收缓冲器的输出用于产生某一受激参数输出，所述功率部分把电荷抽运电路的输出控制到某一内电压电平并提供电源电压；以及所述检测器，通过检测内电源电压，以控制所述主电路中缓冲器的操作。
2.根据权利要求1的一种内电压变换器，其特征在于所述主电路至少包含一个主电路，而且与所述子电路并联。
3.按照权利要求1的一种内电压变换器，其特征在于还包含一个公用的振荡器、逻辑组合装置和相位差发生装置，所述逻辑组合装置用以对半导体集成电路中内部产生的时钟脉冲与具有多个独立缓冲器、电荷抽运部分及功率部分的内电压变换器的输出进行组合，所述相位差发生装置用以使受控于逻辑组合装置的缓冲器输出与不受逻辑组合装置控制的缓冲器输出之间给出180°的相位差。
4.按照权利要求1或3的一种内电压变换器，其特征在于用以把方波脉冲提供给缓冲器的所述振荡器数量等于缓冲器的数量，每个缓冲器和振荡器与其他振荡器和振荡器无关地进行操作。
全文摘要
半导体集成电路中的一种内电压变换器包括一 个振荡器、一个子电路、一个主电路和一个检测器，所 述子电路包含一个缓冲器、一个电荷抽运电路及一个 功率部分，所述主电路包含一个缓冲器、一个电荷抽 运电路及一个功率部分。并联组成的多个电压变换 级在操作时是可分开运行的，因而在提供备用电源的 场合可减少不必要的电力消耗，同时还改进了内电源 电压的稳定性。
文档编号G05F1/46GK1048122SQ9010436
公开日1990年12月26日 申请日期1990年6月9日 优先权日1989年6月10日
发明者闵东暄 申请人:三星电子株式会社