一种带钳位功能的内部电源产生电路的利记博彩app

本发明属于半导体集成电路技术领域，具体涉及一种带钳位功能的内部电源产生电路。

背景技术：

随着微电子技术的飞速发展，电源芯片在生活中起着越来越重要的作用。在电源芯片中，往往把高压的功率电路和低压的数字逻辑电路集成在同一芯片上，用以提高芯片的集成度。然而，功率电路需要一个高压的电源供电，而数字逻辑电路则需要一个低压的电源供电。这就使得在很多电源芯片中需要一个内部电源产生电路，它将外部的高压电源转换成一个低压电源，给数字逻辑电路供电。

传统的内部电源产生电路如图1所示，包括基准电压产生模块、运算放大器amp1、第一电阻r1和第二电阻r2；基准电压产生模块产生一个不随电源电压和温度变化的基准电压vref，基准电压vref作为运算放大器amp1的正输入端；运算放大器amp1的负输入端接第一电阻r1和第二电阻r2的一端；第二电阻r2的另一端接地；第一电阻r1的另一端接运算放大器的输出端；运算放大器的输出端也就是电路的输出端vout，即产生的内部电源。

传统的内部电源产生电路需要一个基准电压产生模块，同时还需要一个运算放大器构成的负反馈环路，具有结构复杂、功耗大、环路稳定难以控制等缺点，导致其越来越难以被接受。

技术实现要素：

为解决现有内部电源产生电路结构复杂、面积大、环路稳定难以控制的技术问题，本发明提供了一种带钳位功能的内部电源产生电路。

一种带钳位功能的内部电源产生电路，包括：第一二极管d1、第二二极管d2、第三二极管d3、第四二极管d4、第五二极管d5、第一nmos晶体管n1、第一pmos晶体管p1、第一电阻r1和第二电阻r2；第一电阻r1的一端接电源，另一端接第一nmos晶体管n1的栅极和第一二极管d1的正端；第一二极管d1的负端接第一pmos晶体管p1的栅极和第二二极管d2的正端；第二二极管d2、第三二极管d3、第四二极管d4、第五二极管d5串联相接，第五二极管d5的负端接地；第一nmos晶体管n1的漏极接电源，源极接输出端vout；第一pmos晶体管p1的源极接输出端vout，漏极接第二电阻r2的一端；第二电阻r2的另一端接地；输出vout即为产生的内部电源。

本发明电路中利用串联二极管的电压和来控制nmos晶体管的栅极从而使nmos晶体管产生内部电源电压vout，pmos晶体管p1和电阻r2的作用是对输出内部电源电压进行钳位，当输出的内部电源电压过高时，pmos晶体管p1会导通放电，所以可以防止输出电压过高，避免造成以其作为电源的内部低压电路的损坏。

附图说明

图1是传统的内部电源产生电路结构示意图；

图2是本发明实施方式提供的带钳位功能的内部电源产生电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

为解决现有内部电源产生电路结构复杂、面积大、环路稳定难以控制的技术问题，本发明提供了一种带钳位功能的内部电源产生电路。如图2所示，该电路包括：第一二极管d1、第二二极管d2、第三二极管d3、第四二极管d4、第五二极管d5、第一nmos晶体管n1、第一pmos晶体管p1、第一电阻r1和第二电阻r2；第一电阻r1的一端接电源，另一端接第一nmos晶体管n1的栅极和第一二极管d1的正端；第一二极管d1的负端接第一pmos晶体管p1的栅极和第二二极管d2的正端；第二二极管d2、第三二极管d3、第四二极管d4、第五二极管d5串联相接，第五二极管d5的负端接地；第一nmos晶体管n1的漏极接电源，源极接输出端vout；第一pmos晶体管p1的源极接输出端vout，漏极接第二电阻r2的一端；第二电阻r2的另一端接地；输出vout即为产生的内部电源。

本发明电路中利用串联二极管的电压和来控制nmos晶体管的栅极从而使nmos晶体管产生内部电源电压vout，pmos晶体管p1和电阻r2的作用是对输出内部电源电压进行钳位，当输出的内部电源电压过高时，pmos晶体管p1会导通放电，所以可以防止输出电压过高，避免造成以其作为电源的内部低压电路的损坏。

应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

技术特征：

技术总结
本发明提供了一种带钳位功能的内部电源产生电路，属于半导体集成电路技术领域。该电路包括:第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第一NMOS晶体管N1、第一PMOS晶体管P1、第一电阻R1和第二电阻R2；本发明电路中利用串联二极管的电压和来控制NMOS晶体管的栅极从而使NMOS晶体管产生内部电源电压VOUT，PMOS晶体管P1和电阻R2的作用是对输出内部电源电压进行钳位，当输出的内部电源电压过高时，PMOS晶体管P1会导通放电，所以可以防止输出电压过高，避免造成以其作为电源的内部低压电路的损坏。

技术研发人员：不公告发明人
受保护的技术使用者：长沙方星腾电子科技有限公司
技术研发日：2017.07.12
技术公布日：2017.09.19