数模混合电路的接地方法及电路板的利记博彩app
【专利摘要】一种数模电路的接地方法及电路板，该方法基于电路板设置，包括：设置控制芯片；设置数字电路与模拟电路；设置第一连接路径，将所述数字电路的接地端共接，设置第二连接路径，将所述模拟电路的接地端共接；将所述第一连接路径和所述第二连接路径在所述控制芯片所覆盖的位置以一连接导体相接，且将所述连接导体或所述第一连接路径与电源地连接。将数模混合的控制芯片及其外围模拟电路和外围数字电路的接地端分别通过连接路径共接后，在控制芯片底下一根连接导线连通，从而形成数模电路单点接地，连接导线的电流通路很窄，能够有效地抑制环路电流，从而抑制噪声；地线短，信号回流短而完整，从而解决了模拟电路和数字电路间的干扰。
【专利说明】数模混合电路的接地方法及电路板
【技术领域】
[0001] 本发明涉及电子电路【技术领域】，特别是涉及一种数模混合电路的接地方法及电路 板。
【背景技术】
[0002] 在现阶段的电子电器、家电产品里，数模电路非常普遍，基本上所有的电子产品都 离不开数字电路和模拟电路。数字电路的频率高，例如：数据、地址、按制等数字逻辑。模拟 电路的信号敏感度高，例如：音频、采样、基准电源等。模拟信号容易受到数字信号的干扰， 而干扰的主要原因之一就是地线。
[0003] 传统的"电源单点接地"和"输出端子单点接地"；因为电路性能要求的不同、 PCB(Printed Circuit Board,印制电路板）的结构差异，接地过长而造成信号回流过长、信 号不完整等问题，通常要反复调整接地点，浪费了大量时间和精力，都不能全面解决问题。
【发明内容】
[0004] 基于此，有必要提供一种可解决共地线干扰、地过长而造成信号回流过长、信号不 完整的数模电路的接地方法。
[0005] -种数模电路的接地方法，基于电路板设置，包括：
[0006] 设置控制芯片；
[0007] 设置与所述控制芯片的数字I/O 口相连的数字电路，设置与所述控制芯片的模拟 I/O 口相连的模拟电路；
[0008] 设置第一连接路径，将所述数字I/O 口的接地端和所述数字电路的接地端共接； 设置第二连接路径，将所述模拟I/O 口的接地端和所述模拟电路的接地端共接；
[0009] 将所述第一连接路径和所述第二连接路径在所述控制芯片所覆盖的位置以一连 接导体相接，且将所述连接导体或所述第一连接路径与电源地连接。
[0010] 此外，还提供了一种电路板，设置有控制芯片、与所述控制芯片的数字I/O 口相连 的数字电路、与所述控制芯片的模拟I/O 口相连的模拟电路，所述电路板还设置有：
[0011] 第一连接路径，将所述数字I/O 口的接地端和所述数字电路的接地端共接，
[0012] 第二连接路径，将所述模拟I/O 口的接地端和所述模拟电路的接地端共接；
[0013] 连接导体，在所述控制芯片所覆盖的位置将所述第一连接路径和所述第二连接路 径相接，且将所述连接导体或所述第一连接路径与电源地连接。
[0014] 上述数模电路的接地方法及电路板将数模混合的控制芯片及其外围模拟电路和 外围数字电路的接地端分别通过连接路径共接后，在控制芯片底下一根连接导线连通该数 字、模拟电路的地线连接路径，从而形成数模电路单点接地，连接导线的电流通路很窄，能 够有效地抑制环路电流，从而抑制噪声；在控制芯片底下就近接地，使得地线短，信号回流 短而完整，信号完整性好，从而解决了模拟电路和数字电路间的干扰。
【专利附图】
【附图说明】
[0015] 图1为本发明较佳实施例中数模电路的接地方法的设置流程图；
[0016] 图2为本发明较佳实施例中电路板的结构示意图；
[0017] 图3为图2所示电路板中电子元件的细节结构示意图。
【具体实施方式】
[0018] 为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合 附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用 以解释本发明，并不用于限定本发明。
[0019] 请参阅图1、图2及图3,本发明较佳实施例中基于电路板设置的数模电路的接地 方法包括：
[0020] 步骤S11，于电路板上设置控制芯片IC1。具体地，该电路板100可以是PCB版或 FPC(Flexible Printed Circuit,柔性印刷电路板）或其他用于设置电路的导体。设置数 模混合的控制芯片IC1时，首先要在电路板100上设置出用于焊接该控制芯片IC1的焊盘 (图未示），再将控制芯片IC1焊接于焊盘上。
[0021] 再者，设置控制芯片IC1时需远离干扰源，干扰源指产生干扰的元件、设备或信 号，用数学语言描述如下：du/dt (单位时间内电压变化的量），di/dt (单位时间内电流变化 的量）大的地方就是干扰源。例如：智能功率模块IPM1、继电器RY1、强电输入输出CN1、开 关变压器（图未示）、可控硅（图未示）、电机（图未示）、高频时钟（图未示）等都可能成 为干扰源。避免将控制芯片IC1放置或靠近干扰源。
[0022] 控制芯片IC1设置的位置优先考虑模拟电路的运放输入信号、反馈信号、采样、基 准电源等，以图2为例：优先靠近智能功率模块IPM1的弱电侧，远离智能功率模块IPM1上 方的强电端、远离继电器RY1触点端会产生的电火花的影响。
[0023] 步骤S12,设置与所述控制芯片IC1的数字I/O 口 11相连的数字电路21，设置与 所述控制芯片IC1的模拟I/O 口 12相连的模拟电路22。具体地，该设置数字电路21和模 拟电路22时首先需设置相应的电路元件焊盘以及电路图案，设置这些焊盘及电路图案可 以与步骤S11设置控制芯片IC1的焊盘同时设置，在将电路元件焊接于这些焊盘上。
[0024] 在优选的实施例中，将数字电路21设置于靠近控制芯片IC1的数字I/O 口 11的 一侧，将模拟电路22设置于靠近控制芯片IC1的模拟I/O 口 12的一侧，使得控制芯片IC1 的I/O 口 11、12与其外围电路的电子元件连接路径尽量短，减少高速率的数字信号辐射，信 号传输路径短而完整；并且数字电路21和模拟电路22尽量做到分隔不交叉设置，减少相互 间干扰。
[0025] 步骤S13,设置第一连接路径31和第二连接路径32,利用该第一连接路径31将所 述数字I/O 口 11的接地端（数字地）和所述数字电路21的接地端（数字地）共接，即数字 地均连接于第一连接路径31 ;利用该第二连接路径32将所述模拟I/O 口 12的接地端（模 拟地）和所述模拟电路22的接地端（模拟地）共接，即模拟地均连接于第二连接路径32。 具体地，将数字电路21和模拟电路22尽量靠拢控制芯片IC1的相应I/O 口 11或12,有利 于共接的地线传输路径短，降低信号辐射及相互干扰。具体地，设置第一连接路径31和第 二连接路径32可以与步骤Sll、S12设置焊盘及电路图案时同时设置。
[0026] 步骤S14,将所述第一连接路径31和所述第二连接路径32在所述控制芯片IC1所 覆盖的位置以一连接导体40相接，且将所述连接导体40或第一连接路径31与电源地（图 未示）连接。需要说明的是，第一连接路径31和第二连接路径32的只有通过连接导体40 相接，其他地方是分隔不交叉相接设置的。在其他实施例中，还可以通过第一连接路径31 与电源地相接，此时是第一连接路径31的边缘与电源地连接。设置连接导体40可以与步 骤Sll、S12、S13,设置焊盘、电路图案、连接路径31、32时同时设置。
[0027] 本实施例中，将所述连接导体40是以连接电路图案的方式铺设于所述电路板 100,且使其穿过所述控制芯片IC1于所述电路板100上的正投影的几何中心。在其他实施 方式中，连接导体40可以是两端分别与第一连接路径31和第二连接路径32的独立导线。 即连接导体40是在控制芯片IC1的焊盘范围内。优选地，连接导体40的走线宽度在0. 5? 1.5mm范围内。其中，选择1mm为优选实施方案。
[0028] 在更具体的实施例中，第一连接路径31和第二连接路径32为固定于电路板100 上的导体片，铺设于电路板100上的大面积覆铜，铺设于电路板100上分别与数字I/O 口 11 的接地端和数字电路21的接地端的连接、与模拟I/O 口 12的接地端和模拟电路22的接地 端连接的连接线三种中的一种或两种组合。该导体片为片状铜板或铝板，其固定于电路板 100的上表面或下表面；优选地，所述第一连接路径31和第二连接路径32的间距要符合电 气间隙，距离为〇.3mm以上。
[0029] 在进一步的实施例中，当电路板100为单面板时，作为第一连接路径31、第二连接 路径32的大面积覆铜铺设于电路板100设有控制芯片IC1的同一表面；当电路板100为双 面板时，作为第一连接路径31、第二连接路径32的大面积覆铜铺设于电路板100中设有控 制芯片IC1的上表面，或铜铺设于与上表面相对的下表面。
[0030] 在一个实施例中，第一连接路径31为大面积覆铜或导体片时，第一连接路径31在 与电路板100表面垂直的方向上的投影将模拟I/O 口的接地端和模拟电路22的接地端的 引脚覆盖。同样地，第二连接路径32为大面积覆铜或导体片时，第二连接路径32在与电路 板100表面垂直的方向上的投影，将数字I/O 口的接地端和数字电路21的接地端的引脚覆 盖。
[0031] 在进一步的实施例中，参考图3,第一连接路径31为大面积覆铜或导体片时，第一 连接路径31与电路板100表面垂直的方向上的投影将数字I/O 口和数字电路21覆盖。另 夕卜，第二连接路径32为大面积覆铜或导体片时，第二连接路径32与电路板100表面垂直的 方向上的投影将模拟I/O 口和模拟电路22覆盖。
[0032] 第一连接路径31和第二连接路径32为导体片或大面积覆铜时，对其形状不做 限定，可以是规则的方向、半圆形等，也可以是围绕相应的电路而设立的不规则形状，如刚 好能围绕需共接的所有接地端的焊盘，或是刚好能围绕需共接的所有接地端的器件。第 一连接路径31和第二连接路径32使用导体或大面积覆铜时可以增大地线面积、有利于 地线阻抗降低、减少环路面积、使信号传输稳定，减少外部、强电、EMC (Electro Magnetic Compatibility，电磁兼容性）、等电气干扰，电路板100上铺设的传输信号的信号线（如图 3所示的数字信号线51、模拟信号线52)在地线覆盖下可减少外部干扰，干扰大的信号可大 大减少向外的电磁辐射干扰。
[0033] 结合图2、3,在该实施例中，控制芯片IC1的数字I/O 口 11、电阻R2、电阻R3、电阻 R4、电容C4、电容C5、电容C、数字芯片IC2等数字电路21器件构成的数字电路21，在第一 连接路径31的大面积覆铜的覆盖范围内，而且各个器件的接地端分别与大面积覆铜连接。 其中，数字I/O 口 11的接地端通过连接线42与控制芯片IC1内外的大面积覆铜均连接，数 字芯片IC2的接地端通过连接线43与大面积覆铜连接。
[0034] 控制芯片IC1的模拟I/O 口 12、电阻R1、电容C1、电容C3、电容C4、电解电容E1、 信号输出端口 CN2等模拟电路22器件构成的模拟电路22,在第二连接路径32的大面积覆 铜的覆盖范围内，而且各个器件的接地端分别与大面积覆铜连接。其中，模拟I/O 口 12的 接地端通过连接线41与控制芯片IC1内外的大面积覆铜均连接。
[0035] 此外，参照图2和3，本发明较佳实施例中电路板100，该电路板100可以以PCB板、 FPC(Flexible Printed Circuit，柔性印刷电路板100)或其他用于设置电路的导体为基础 制作。
[0036] 电路板100设置有控制芯片IC1、与所述控制芯片IC1的数字I/O 口相连的数字电 路21、与所述控制芯片IC1的模拟I/O 口相连的模拟电路22、第一连接路径31、第二连接路 径32及连接导体40,第一连接路径31将所述数字I/O 口的接地端和所述数字电路21的接 地端（数字地）共接，第二连接路径32将所述模拟I/O 口的接地端和所述模拟电路22的 接地端（模拟地）共接；连接导体40在所述控制芯片IC1所覆盖的位置将所述第一连接路 径31和所述第二连接路径32相接，且将所述连接导体40与电源地连接。
[0037] 在优选的实施例中，所述第一连接路径31和第二连接路径32为固定于所述电路 板100上的导体片，铺设于电路板100上的大面积覆铜，铺设于所述电路板100上分别与数 字I/O 口 11的接地端和数字电路21的接地端连接、与模拟I/O 口 12的接地端和模拟电路 22的接地端连接的连接线三种中的一种或两种组合。优选地，所述第一连接路径31和第二 连接路径32的间距为0· 3mm以上。
[0038] 更具体地，所述电路板100为单面板，作为所述第一连接路径31、第二连接路径 32的大面积覆铜铺设于所述电路板100设有所述控制芯片IC1的同一表面；或所述电路板 100为双面板，作为所述第一连接路径31、第二连接路径32的大面积覆铜铺设于所述电路 板100中设有所述控制芯片IC1的上表面，或铜铺设于与所述上表面相对的下表面。
[0039] 在一个实施例中，第一连接路径31为大面积覆铜或导体片时，所述第一连接路径 31在与所述电路板100表面垂直的方向上的投影将所述模拟I/O 口的接地端和所述模拟电 路22的接地端的焊盘覆盖。另外，所述第二连接路径32为大面积覆铜或导体片时，所述第 二连接路径32在与所述电路板100表面垂直的方向上的投影，将所述数字I/O 口的接地端 和所述数字电路21的接地端的焊盘覆盖。
[0040] 在进一步的实施例中，第一连接路径31为大面积覆铜或导体片时，所述第一连接 路径31与所述电路板100表面垂直的方向上的投影将所述数字I/O 口和所述数字电路21 覆盖。所述第二连接路径32为大面积覆铜或导体片时，所述第二连接路径32与所述电路 板100表面垂直的方向上的投影将所述模拟I/O 口和所述模拟电路22覆盖。
[0041] 本实施例中，所述连接导体40铺设于所述电路板100，且穿过所述控制芯片IC1于 所述电路板100上的正投影的几何中心。进一步地，所述连接导体40的走线宽度在0. 5? 1. 5mm范围内。
[0042] 将数模混合的控制芯片IC1及其外围模拟电路22和外围数字电路21的接地端分 别通过连接路径共接后，在控制芯片IC1底下一根连接导线连通该数字、模拟电路22的地 线连接路径，从而形成数模电路单点接地，连接导线的电流通路很窄，能够有效地抑制环路 电流，从而抑制噪声；在控制芯片IC1底下就近接地，使得地线短，信号回流短而完整，信号 完整性好，从而解决了模拟电路22和数字电路21间的干扰。
[0043] 以上所述实施例仅表达了本发明的几种实施方式，并不用以限制本发明，凡在本 发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范 围之内。
【权利要求】
1. 一种数模电路的接地方法，基于电路板设置，其特征在于，包括： 设置控制芯片； 设置与所述控制芯片的数字I/O 口相连的数字电路，设置与所述控制芯片的模拟I/O 口相连的模拟电路； 设置第一连接路径，将所述数字I/O 口的接地端和所述数字电路的接地端共接；设置 第二连接路径，将所述模拟I/O 口的接地端和所述模拟电路的接地端共接； 将所述第一连接路径和所述第二连接路径在所述控制芯片所覆盖的位置以一连接导 体相接，且将所述连接导体或所述第一连接路径与电源地连接。
2. 根据权利要求1所述的数模电路的接地方法，其特征在于，所述第一连接路径和第 二连接路径为固定于所述电路板上的导体片、铺设于所述电路板上的连接线、铺设于所述 电路板上的大面积覆铜中的一种或两种组合。
3. 根据权利要求2所述的数模电路的接地方法，其特征在于，所述第一连接路径为大 面积覆铜或导体片时，所述第一连接路径在与所述电路板表面垂直的方向上的投影将所述 模拟I/O 口的接地端和所述模拟电路的接地端的焊盘覆盖。
4. 根据权利要求2所述的数模电路的接地方法，其特征在于，所述第一连接路径为大 面积覆铜或导体片时，所述第一连接路径与所述电路板表面垂直的方向上的投影将所述数 字I/O 口和所述数字电路覆盖。
5. 根据权利要求2所述的数模电路的接地方法，其特征在于，所述第二连接路径为大 面积覆铜或导体片时，所述第二连接路径在与所述电路板表面垂直的方向上的投影，将所 述数字I/O 口的接地端和所述数字电路的接地端的焊盘覆盖。
6. 根据权利要求2所述的数模电路的接地方法，其特征在于，所述第二连接路径为大 面积覆铜或导体片时，所述第二连接路径与所述电路板表面垂直的方向上的投影将所述模 拟I/O 口和所述模拟电路覆盖。
7. 根据权利要求2至6任一项所述的数模电路的接地方法，其特征在于，当所述电路板 为单面板时，作为所述第一连接路径、第二连接路径的大面积覆铜铺设于所述电路板设有 所述控制芯片的同一表面； 当所述电路板为双面板时，作为所述第一连接路径、第二连接路径的大面积覆铜铺设 于所述电路板中设有所述控制芯片的上表面，或铜铺设于与所述上表面相对的下表面。
8. 根据权利要求2至6任一项所述的数模电路的接地方法，其特征在于，将所述连接导 体铺设于所述电路板，且使其穿过所述控制芯片于所述电路板上的正投影的几何中心。
9. 根据权利要求8所述的数模电路的接地方法，其特征在于，所述连接导体的走线宽 度在0· 5?1. 5mm范围内。
10. 根据权利要求1或2所述的数模电路的接地方法，其特征在于，所述第一连接路径 和第二连接路径的间距为〇. 3mm以上。
11. 一种电路板，设置有控制芯片、与所述控制芯片的数字I/O 口相连的数字电路、与 所述控制芯片的模拟I/O 口相连的模拟电路，其特征在于，所述电路板还设置有： 第一连接路径，将所述数字I/O 口的接地端和所述数字电路的接地端共接， 第二连接路径，将所述模拟I/O 口的接地端和所述模拟电路的接地端共接； 连接导体，在所述控制芯片所覆盖的位置将所述第一连接路径和所述第二连接路径相 接，且将所述连接导体或所述第一连接路径与电源地连接。
12. 根据权利要求11所述的电路板，其特征在于，所述第一连接路径和第二连接路径 为固定于所述电路板上的导体片、铺设于所述电路板上的连接线、铺设于所述电路板上的 大面积覆铜中的一种或两种组合。
13. 根据权利要求12所述的电路板，其特征在于，所述第一连接路径为大面积覆铜或 导体片时，所述第一连接路径在与所述电路板表面垂直的方向上的投影将所述模拟I/O 口 的接地端和所述模拟电路的接地端的焊盘覆盖。
14. 根据权利要求12所述的电路板，其特征在于，所述第一连接路径为大面积覆铜或 导体片时，所述第一连接路径与所述电路板表面垂直的方向上的投影将所述数字I/O 口和 所述数字电路覆盖。
15. 根据权利要求12所述的电路板，其特征在于，所述第二连接路径为大面积覆铜或 导体片时，所述第二连接路径在与所述电路板表面垂直的方向上的投影，将所述数字I/O 口的接地端和所述数字电路的接地端的焊盘覆盖。
16. 根据权利要求12所述的电路板，其特征在于，所述第二连接路径为大面积覆铜或 导体片时，所述第二连接路径与所述电路板表面垂直的方向上的投影将所述模拟I/O 口和 所述模拟电路覆盖。
17. 根据权利要求12至16任一项所述的电路板，其特征在于，所述电路板为单面板，作 为所述第一连接路径、第二连接路径的大面积覆铜铺设于所述电路板设有所述控制芯片的 同一表面；或 所述电路板为双面板，作为所述第一连接路径、第二连接路径的大面积覆铜铺设于所 述电路板中设有所述控制芯片的上表面，或铜铺设于与所述上表面相对的下表面。
18. 根据权利要求12至16任一项所述的电路板，其特征在于，所述连接导体铺设于所 述电路板，且穿过所述控制芯片于所述电路板上的正投影的几何中心。
19. 根据权利要求18所述的电路板，其特征在于，所述连接导体的走线宽度在0. 5? 1. 5mm范围内。
20. 根据权利要求11或12所述的电路板，其特征在于，所述第一连接路径和第二连接 路径的间距为〇· 3mm以上。
【文档编号】G05F1/56GK104122923SQ201410331965
【公开日】2014年10月29日 申请日期:2014年7月11日 优先权日:2014年7月11日
【发明者】陈烽, 周伟坚 申请人:邯郸美的制冷设备有限公司, 美的集团武汉制冷设备有限公司