输出电压大摆幅的高精度高速度电流驱动电路的利记博彩app
【专利摘要】本发明提供一种输出电压大摆幅的高精度高速度电流驱动电路，包括：单管电流镜；与所述单管电流镜连接的电流反馈放大器，利用电流反馈放大器对单管电流镜的输出电流进行反馈并根据所述反馈信息驱动单管电流镜，从而保证电流镜的电流匹配，相对于现有技术，改善了单管电流镜在输出电压大摆幅及输出电压快速变化时的电流匹配。
【专利说明】输出电压大摆幅的高精度高速度电流驱动电路
【技术领域】
[0001] 本发明涉及电流驱动领域，特别涉及一种输出电压大摆幅的高精度高速度电流驱 动电路。
【背景技术】
[0002] 随着技术的发展和应用需求的变化，电流驱动电路正朝着低电源电压、高精度、高 速度的方向发展(例如：数模转换电路中的电流源和LED电流驱动电路)。通常电流驱动电 路采用共源共栅结构(如图1所示)。但是为保证足够的输出电压摆幅(接近电源电压)，这种 共源共栅结构的电流驱动电路将不再适用，必须使用单管电流驱动电路。一般单管电流驱 动电路由单管电流镜构成(如图2所示)。但是，当所述单管电流镜的电流输出管的漏端电压 变化时，由于沟道长度调制效应，电流匹配将得不到保障。另外，在高摆幅应用时(输出端接 近电源电压)，电流输出管会进入线性区，这将产生严重的电流失配。对前述单管电流驱动 电路的一种改进方法是：采用电压反馈放大器嵌位电流镜两管的漏端电位，使电流镜两管 的漏端电位保持相等(如图3所示)。但是，电压反馈放大器的带宽较低，当电流镜中电流输 出管的输出电压快速变化时，电流镜的另一个管子的漏端电压将无法跟踪其快速变化。此 时，两管的源漏端电压不相等，电流匹配将得不到保障。并且，为了使电压放大器可靠的工 作，输出电压摆幅也将受到限制。
【发明内容】
[0003] 本发明的目的在于提供一种输出电压大摆幅的高精度高速度电流驱动电路，用于 解决电流镜电流匹配失效等问题。
[0004] 本发明提供一种输出电压大摆幅的高精度高速度电流驱动电路，包括：单管电流 镜，用于产生输出电流和输出电压；与所述单管电流镜连接的电流反馈放大器，用于根据所 述单管电流镜的部分的输出电流产生反馈信息并根据所述反馈信息来驱动所述单管电流 镜。
[0005] 可选地，所述单管电流镜包括：第一 PM0S晶体管MS和第二PM0S晶体管组MX，其 中，所述第二PM0S晶体管组MX包括并联而成的多个PM0S晶体管，所述第一 PM0S晶体管MS 的栅极与所述第二PM0S晶体管组MX的栅极、所述电流反馈放大器的输出端连接，所述第一 PM0S晶体管MS的源极与电源电压VDD连接，所述第一 PM0S晶体管MS的漏极与所述电流反 馈放大器的第一输入端连接，所述第二PM0S晶体管组MX的栅极与所述第一 PM0S晶体管MS 的栅极、所述电流反馈放大器的输出端连接，所述第二PM0S晶体管组MX的源极与电源电压 VDD连接，所述第二PM0S晶体管组MX的漏极用于产生输出电流I0UT和输出电压V0UT，所 述第二PM0S晶体管组MX中的一个PM0S晶体管的漏极与所述电流反馈放大器的第二输入 端连接。
[0006] 可选地，所述电流反馈放大器包括：第三PM0S晶体管MP1、第四PM0S晶体管MP2、 第一 NM0S晶体管丽1、参考电流源IKEF、第一偏置电流源IBIAS1、第二偏置电流源I BIAS2以及 第三偏置电流源IBIAS3 ;所述第三PMOS晶体管MP1的栅极与所述第四PMOS晶体管MP2的栅 极连接，所述第三PM0S晶体管MP1的源极作为电流反馈放大器的第一输入端并与所述第 一 NM0S晶体管丽1的栅极、所述单管电流镜中的所述第一 PMOS晶体管MS的漏极连接，所 述第三PMOS晶体管MP1的漏极与所述第一 NM0S晶体管MN1的源极连接，所述第四PMOS晶 体管MP2的栅极与第三PMOS晶体管MP1的栅极连接，所述第四PMOS晶体管MP2的源极作 为电流反馈放大器的第二输入端并与所述单管电流镜中所述第二PMOS晶体管组MX中的一 个PMOS晶体管的漏极连接，所述第四PMOS晶体管MP2的漏极与所述第四PMOS晶体管MP2 的栅极连接，所述第一 NM0S晶体管MN1的栅极与所述第三PMOS晶体管MP1的源极、所述单 管电流镜中的所述第一 PMOS晶体管MS的漏极连接，所述第一 NM0S晶体管丽1的源极与所 述第三PMOS晶体管MP1的漏极连接，所述第一 NM0S晶体管的漏极作为电流反馈放大器的 输出端并与所述单管电流镜中的所述第一 PMOS晶体管MS的栅极、所述第二PMOS晶体管组 MX的栅极连接；所述第三PMOS晶体管MP1的漏极与地GND之间连接有参考电流源IKEF，所 述第一 NM0S晶体管MN1的漏极与电源电压VDD之间连接有第一偏置电流源IBIAS1，所述第一 NM0S晶体管MN1的源极与地GND之间连接有第二偏置电流源IBIAS2，所述第四PMOS晶体管 MP2的漏极与地GND之间连接有第三偏置电流源IBIAS3。
[0007] 所述输出电压摆幅接近于电源电压。
[0008] 本发明提供的输出电压大摆幅的高精度高速度电流驱动电路，包括单管电流镜以 及与所述单管电流镜连接的电流反馈放大器，利用电流反馈放大器对单管电流镜的输出电 流进行反馈并根据所述反馈信息驱动单管电流镜，从而保证电流镜的电流匹配，相对于现 有技术，改善了单管电流镜在输出电压大摆幅及输出电压快速变化时的电流匹配。
【专利附图】
【附图说明】
[0009] 图1为现有技术中采用的共源共栅电流镜电流驱动电路结构图。
[0010] 图2为现有技术中采用的单管电流镜电流驱动电路结构图。
[0011] 图3为现有技术中带电压反馈的单管电流镜电流驱动电路结构图。
[0012] 图4为本发明输出电压大摆幅的高精度高速度电流驱动电路结构图。
[0013] 图5为本发明输出电压大摆幅的高精度高速度电流驱动电路的环路幅频特性仿 真曲线。
[0014] 图6为图4中输出电流I0UT和输入电流IKEF的跟踪曲线。
[0015] 图7为图4中节点电压VD和输出电压V0UT的跟踪曲线。
【具体实施方式】
[0016] 鉴于在现有技术中的电流驱动电路存在电流失配的问题，因此，本发明的发明人 对现有技术进行了改进，将单管电流镜放入一个电流反馈环中，从而保证电流镜的电流匹 配。
[0017] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书 所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实 施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离 本发明的精神下进行各种修饰或改变。
[0018] 需要说明的是，本实施方式中所提供的图示仅以示意方式说明本发明的基本构 想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸 绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也 可能更为复杂。
[0019] 请参阅图4,显示了本发明输出电压大摆幅的高精度高速度电流驱动电路的电路 结构图。如图4所示，本发明输出电压大摆幅的高精度高速度电流驱动电路包括单管电流 镜11与单管电流镜11连接的电流反馈放大器13。
[0020] 以下对上述各个单元进行详细描述。
[0021] 单管电流镜11，用于产生输出电流和输出电压。在本实施例中，单管电流镜11包 括：第一 PM0S晶体管MS和第二PM0S晶体管组MX，其中，所述第二PM0S晶体管组MX包括 并联而成的多个PM0S晶体管。特别地，所述第二PM0S晶体管组MX内包括多个PM0S晶体 管，这些个第二PM0S晶体管相互并联，S卩：这些个第二PM0S晶体管的栅极相互连接，它们的 源极相互连接，它们的漏极相互连接。这样，第一 PM0S晶体管MS和第二PM0S晶体管组MX 的电流比为1 :X (X为第二PM0S晶体管组MX中PM0S晶体管的个数)。
[0022] 具体地，在本实施例中，第一 PM0S晶体管MS的栅极与第二PM0S晶体管组MX的栅 极、电流反馈放大器13的输出端连接，第一 PM0S晶体管MS的源极与电源电压VDD连接，第 一 PM0S晶体管MS的漏极与电流反馈放大器13的第一输入端连接，第二PM0S晶体管组MX 的栅极与第一 PM0S晶体管MS的栅极、电流反馈放大器13的输出端连接，第二PM0S晶体管 组MX的源极与电源电压VDD连接，第二PM0S晶体管组MX的漏极用于产生输出电流I0UT 和输出电压V0UT，第二PM0S晶体管组MX中的一个PM0S晶体管的漏极与电流反馈放大器 的第二输入端连接以用于将单管电流镜11的输出电流部分反馈给电流反馈放大器13。另 夕卜，在本实施例中，所述电源电压VDD的电压为小于等于1. 8伏。
[0023] 电流反馈放大器13与单管电流镜11连接，用于根据单管电流镜11的部分的输出 电流产生反馈信息并根据所述反馈信息来驱动单管电流镜11。在本实施例中，电流反馈放 大器13包括：第三PM0S晶体管MP1、第四PM0S晶体管MP2、第一 NM0S晶体管丽1、参考电 流源IKEF、第一偏置电流源IBIAS1、第二偏置电流源I BIAS2以及第三偏置电流源IBIAS3。
[0024] 具体地，第三PM0S晶体管MP1的栅极与第四PM0S晶体管MP2的栅极连接，第三 PM0S晶体管MP1的源极作为电流反馈放大器13的第一输入端并与第一 NM0S晶体管丽1的 栅极、单管电流镜11中的第一 PM0S晶体管MS的漏极连接，第三PM0S晶体管MP1的漏极与 第一 NM0S晶体管丽1的源极连接，第四PM0S晶体管MP2的栅极与第三PM0S晶体管MP1的 栅极连接，第四PM0S晶体管MP2的源极作为电流反馈放大器13的第二输入端并与单管电 流镜11中第二PM0S晶体管组MX中的一个PM0S晶体管的漏极连接，第四PM0S晶体管MP2 的漏极与第四PM0S晶体管MP2的栅极连接，第一 NM0S晶体管MN1的栅极与第三PM0S晶体 管MP1的源极、单管电流镜11中的第一 PM0S晶体管MS的漏极连接，第一 NM0S晶体管丽1 的源极与第三PM0S晶体管MP1的漏极连接，第一 NM0S晶体管的漏极作为电流反馈放大器 13的输出端并与单管电流镜11中的第一 PM0S晶体管MS的栅极、第二PM0S晶体管组MX的 栅极连接；第三PM0S晶体管MP1的漏极与地GND之间连接有参考电流源I KEF，第一 NM0S晶 体管丽1的漏极与电源电压VDD之间连接有第一偏置电流源IBIAS1，第一 NM0S晶体管MS的 源极与地GND之间连接有第二偏置电流源IBIAS2，第四PM0S晶体管MP2的漏极与地GND之间 连接有第三偏置电流源IBIAS3。
[0025] 由上可知，第一 NM0S晶体管丽1嵌位第三PM0S晶体管MP1的源端和漏端的电位， 使得第三PM0S晶体管MP1和第四PM0S晶体管MP2构成电流镜，用来检测单管电流镜11中 第一 PM0S晶体管MS和第二PM0S晶体管组MX的漏端电流，并将其放大来驱动电流镜MS和 MX的栅极。这样从整体上而言，上、下两组电流镜构成自偏置共源共栅电流镜。对于这些器 件，第一 PM0S晶体管MS和第二PM0S晶体管组MX工作在饱和区或者线性区，第三PM0S晶 体管MP1和第四PM0S晶体管MP2工作在饱和区，第一 NM0S晶体管丽1工作在线性区。第 三PM0S晶体管MP1和第四PM0S晶体管MP2的作用是使单管电流镜11中第一 PM0S晶体管 MS和第二PM0S晶体管组MX的Vds相同，第一 NM0S晶体管丽1的作用是使第三PM0S晶体 管MP1和第四PM0S晶体管MP2的Vds电压相同，提高第三PM0S晶体管MP1和第四PM0S晶 体管MP2的镜像精度，从而使第一 NM0S晶体管丽1的栅极与第三PM0S晶体管MP1的源极、 第一 PM0S晶体管MS的漏极的公共点处的电压VD更精确地跟踪输出电压V0UT的变化。即 使第二PM0S晶体管组MX进入线性区，第一 PM0S晶体管MS和第二PM0S晶体管组MX的电 流匹配也能得到保证。
[0026] 单管电流镜11和电流反馈放大器13构成一个正反馈控制系统，因此，环路电压增 益必须小于1，所述正反馈控制系统才能稳定工作。
[0027] 环路稳定性分析如下所述：
[0028] 如图4所示，为描述方便：将单管电流镜11中第二PM0S晶体管组MX的栅极处的 电压记为电压VA，将第四PM0S晶体管MP2的栅极、第四PM0S晶体管MP2的漏极与第三PM0S 晶体管MP1的栅极连接处的电压记为电压VB，将第三PM0S晶体管MP1漏极与第一 NM0S晶 体管丽1的漏极连接处的电压记为电压VC，将第一 NM0S管丽1的栅极与第三PM0S晶体管 MP1的源极、第一 PM0S晶体管MS的漏极的公共点处的电压记为VD。
[0029] 电压VA到输出电压V0UT的电压增益
【权利要求】
1. 一种输出电压大摆幅的高精度高速度电流驱动电路，其特征在于，包括： 单管电流镜，用于产生输出电流和输出电压； 与所述单管电流镜连接的电流反馈放大器，用于根据所述单管电流镜的部分输出电流 产生反馈信息并根据所述反馈信息来驱动所述单管电流镜。
2. 根据权利要求1所述的输出电压大摆幅的高精度高速度电流驱动电路，其特征在 于，所述单管电流镜包括：第一 PMOS晶体管MS和第二PMOS晶体管组MX，其中，所述第二 PMOS晶体管组MX包括并联而成的多个PMOS晶体管，所述第一 PMOS晶体管MS的栅极与所 述第二PMOS晶体管组MX的栅极、所述电流反馈放大器的输出端连接，所述第一 PMOS晶体 管MS的源极与电源电压VDD连接，所述第一 PMOS晶体管MS的漏极与所述电流反馈放大器 的第一输入端连接，所述第二PMOS晶体管组MX的栅极与所述第一 PMOS晶体管MS的栅极、 所述电流反馈放大器的输出端连接，所述第二PMOS晶体管组MX的源极与电源电压VDD连 接，所述第二PMOS晶体管组MX的漏极用于产生输出电流I0UT和输出电压V0UT，所述第二 PMOS晶体管组MX中的一个PMOS晶体管的漏极与所述电流反馈放大器的第二输入端连接。
3. 根据权利要求2所述的输出电压大摆幅的高精度高速度电流驱动电路，其特征在 于，所述电流反馈放大器包括：第三PMOS晶体管MP1、第四PMOS晶体管MP2、第一 NM0S晶体 管MN1、参考电流源IKEF、第一偏置电流源IBIAS1、第二偏置电流源I BIAS2以及第三偏置电流源 IBIAS3 ； 所述第三PMOS晶体管MP1的栅极与所述第四PMOS晶体管MP2的栅极连接，所述第三 PMOS晶体管MP1的源极作为电流反馈放大器的第一输入端并与所述第一 NM0S晶体管MN1 的栅极、所述单管电流镜中的所述第一 PMOS晶体管MS的漏极连接，所述第三PMOS晶体管 MP1的漏极与所述第一 NM0S晶体管丽1的源极连接，所述第四PMOS晶体管MP2的栅极与第 三PMOS晶体管MP1的栅极连接，所述第四PMOS晶体管MP2的源极作为电流反馈放大器的 第二输入端并与所述单管电流镜中所述第二PMOS晶体管组MX中的一个PMOS晶体管的漏 极连接，所述第四PMOS晶体管MP2的漏极与所述第四PMOS晶体管MP2的栅极连接，所述第 一 NM0S晶体管丽1的栅极与所述第三PMOS晶体管MP1的源极、所述单管电流镜中的所述 第一 PMOS晶体管MS的漏极连接，所述第一 NM0S晶体管MN1的源极与所述第三PMOS晶体 管MP1的漏极连接，所述第一 NM0S晶体管的漏极作为电流反馈放大器的输出端并与所述单 管电流镜中的所述第一 PMOS晶体管MS的栅极、所述第二PMOS晶体管组MX的栅极连接； 所述第三PMOS晶体管MP1的漏极与地GND之间连接有参考电流源IKEF，所述第一 NM0S 晶体管丽1的漏极与电源电压VDD之间连接有第一偏置电流源IBIAS1，所述第一 NM0S晶体管 MS的源极与地GND之间连接有第二偏置电流源IBIAS2，所述第四PMOS晶体管MP2的漏极与 地GND之间连接有第三偏置电流源I BIAS3。
4. 根据权利要求1所述的输出电压大摆幅的高精度高速度电流驱动电路，其特征在 于，所述输出电压摆幅接近于电源电压。
【文档编号】G05F1/56GK104062997SQ201310089145
【公开日】2014年9月24日 申请日期:2013年3月20日 优先权日:2013年3月20日
【发明者】方刘禄, 汤浩, 黄志忠 申请人:芯原微电子(上海)有限公司, 芯原微电子(北京)有限公司, 芯原股份有限公司