专利名称：一种在链式statcom控制系统中的通讯装置的利记博彩app
技术领域：
本发明涉及一种在链式STATCOM控制系统中的通讯装置，及其适用的级联链式STATCOM 装置。
背景技术：
链式STATCOM装置每相由多个独立的单元模块串联组成，其基本拓扑结构如图2所示。多个单元模块间需要独立控制，协调工作，才能保证系统稳定运行。随着装置链节的增多以及装置控制功能复杂程度的提高，主控系统与单元模块之间需要交互的信息量也随之增加，主控系统电路板走线也大大增加，较多的走线作为高速数据链路时易受外部干扰。因此，链式STATCOM装置对数据传输速率、传输准确性、可靠性以及完整性提出了较高 要求。传统的232/485等通讯方式已不能满足大容量链式STATCOM的通讯需求。 LVDS,即 Low-Voltage Differential Signaling,是一种低压差分传输信号。LVDS具有低误码率，低串扰以及高传输速率等特点。与此同时，FPGA集成了 LVDS硬件物理接口，并提供高速的LVDS收发器软核供用户方便使用。将性能优越的LVDS接口技术应用于链式STATCOM装置的通讯系统，满足此类大型数据传输系统的高速传输速率要求的同时，可确保信号传输完整性且大幅增加系统装置可靠性等。
发明内容
本发明的目的在于提出一种在链式STATCOM控制系统中的通讯装置，其特点在于主控制通讯系统中采用LVDS收发器软核，通过FPGA集成的LVDS物理接口，电路板间采用差分走线，从而进行高速数据传输；主控通讯系统与单元通讯系统通过较少的光纤即可实现所有单元模块与主控的独立通讯。本发明为一种链式STATCOM控制系统中的通讯装置，其基本原理如图I所示。主控通讯系统6由主控制板4与各相通讯控制板3组成，其中主控制板4与各相通讯控制板3采用FPGA作为通讯控制芯片，通讯接口为LVDS ;单元通讯系统7由各相单元模块控制板5组成，其中各单元模块控制板5采用FPGA作为通讯控制芯片；主控通讯系统6与单元通讯系统7依靠若干根光纤2进行通讯。根据本发明所述的通讯装置，其主控制板4与各相通讯控制板3通过FPGA的LVDS物理接口进行通讯，主控系统各电路板采用差分走线，同时利用FPGA提供的串化器与解串器软核作为LVDS的收发器。根据本发明所述的通讯装置，其主控通讯系统7与单元通讯系统3依靠光纤作为媒介进行通讯，每个单元需要发送信息光纤I根以及接收信息光纤I根，若每相有N个单元模块，则最终系统需要的光纤数目为。根据本发明所述的通讯装置，其通讯的主要信息为单元通讯系统将单元模块工作状态以及故障指示信息等上传至主控通讯系统；主控通讯系统将各单元模块驱动信号以及故障控制信号发送至单元通讯系统。
根据本发明所述的通讯装置，其主控通讯系统中各相通讯控制板数目可根据通讯协议进行灵活调整，LVDS通讯速率越高，通讯控制板数目可适当减少。根据本发明所述的通讯装置，不仅适用于多电平级联链式的STATCOM装置，还适用于类似结构的功率变换器如MVD等。本发明的有益效果充分利用LVDS的特性，制定适合链式STATCOM的通讯装置。该通讯装置将大幅提高产品可靠性，促进产品适应更加恶劣的环境。采用该通讯装置可大大减少主控系统电路板之间的连线，简化设计的同时提高系统的抗干扰性。此外，由于LVDS具有的高速数据传输率，可进行大容量的数据交换，将进一步减少如FPGA Pin引脚、通讯控制板数目以及主控通讯系统与单元通讯系统之间的FPGA光纤连接数目等硬件资源。
图I是一种在链式STATCOM控制系统中的通讯装置基本原理图。·
图2是N级链式STATCOM的主电路拓扑图。图3是普通的12链STATCOM通讯方案原理图。图4是基于LVDS接口的12链STATCOM通讯方案示意图。
具体实施例方式以10KV/6Mvar、12链STATCOM为例，给出本发明具体实施方式
示例。首先，主控通讯系统与单元模块通讯系统均采用FPGA作为通讯控制芯片。目前Xilinx与Altera许多FPGA系列均提供了丰富的LVDS接口以及收发器软核，均可作为STATCOM装置中通讯系统控制芯片。普通的STATCOM通讯方案如图3所示，其中单元控制板将单元状态信息与故障信息等经由光纤SIN传输给相应的单元通讯板，最终上传至主控系统；主控系统将单元左右桥壁驱动信息PWMR/PWML以及封锁脉冲信息LOCK通过单元通讯板，再经过对应光纤发送给单元模块控制板。图3中主控制板FPGA需提供至少144(36*4=144)个1/0 口与单元通讯板进行通讯，而12块单元通讯板需要144根光纤与36个单元模块控制板进行通讯。较多的通讯板增加功耗的同时，也更易受到外部干扰。因此采用基于LVDS接口的通讯策略对其进行改进。一种基于通讯LVDS的通讯装置原理示意图如图4所示，相比较图3，主要改进的地方为
I) 图3中①为单元状态信息SIN、PWMR、PWML以及L0CK，图4中③为差分输出RX、RX_n、TX、TX_n，RX与TX接收与发送的信息量按照通讯协议即可。按照图4所示，理论上需要的主控板FPGA 1/0 口为Γ144，具体取值取决于外接光纤通讯板以及通讯协议。2)图3中②为为单元状态信息SIN、PWMR、PWML以及L0CK，图4中④为SIN、PWM，其中PWM包含PWMR、PWML以及L0CK，光纤传输数目减少为2*36=72，减少幅度达到50%。若通讯协议规定每一对TX与RX包含三相相同链节(如AM，BM, CM)所有信息，那么主控板I/o仅需要4*12=48个。按照两根光纤传输模式，光纤数目减少到72根，通讯板也可只设6块。若改变通讯协议，该方案还可灵活调整，以期最佳。
以上所述，仅为本发明的具体实施例。任何基于本发明的等效通讯装置变换，均属于本发明的保护范围。
权利要求
1.一种在链式STATCOM控制系统中的通讯装置，包括主控通讯系统(6)由主控制板(4)与各相通讯控制板(3)组成，其中主控制板⑷与各相通讯控制板(3)采用FPGA作为通讯控制芯片，通讯接口为LVDS ;单元通讯系统(7)由各相单元模块控制板(5)组成，其中各单元模块控制板(5)采用FPGA作为通讯控制芯片；主控通讯系统(6)与单元通讯系统(7)依靠若干根光纤(2)进行通讯。
2.根据权利要求I所述的一种在链式STATCOM控制系统中的通讯装置，其特征在于其主控制板(4)与各相通讯控制板(3)可通过FPGA的LVDS物理接口进行通讯，主控系统各电路板采用差分走线，同时利用FPGA提供的串化器与解串器软核作为LVDS的收发器。
3.根据权利要求I所述的一种在链式STATCOM控制系统中的通讯装置，其特征在于单元模块控制板(7)与各相通讯控制板(3)通过光纤连线，采用高速光纤收发器转换信号进行通讯。
全文摘要
本发明涉及一种在链式STATCOM控制系统中的通讯装置，由主控通讯系统6由主控制板4与各相通讯控制板3组成，其中主控制板4与各相通讯控制板3采用FPGA作为通讯控制芯片，通讯接口为LVDS；单元通讯系统7由各相单元模块控制板5组成，其中各单元模块控制板5采用FPGA作为通讯控制芯片；主控通讯系统6与单元通讯系统7依靠若干根光纤2进行通讯，采用本发明所述的通讯装置，其主控通讯系统中各相通讯控制板数目可根据通讯协议进行灵活调整，LVDS通讯速率越高，通讯控制板数目可适当减少。
文档编号G05B19/418GK102929231SQ201210406109
公开日2013年2月13日 申请日期2012年10月23日 优先权日2012年10月23日
发明者杨立军, 杨婷, 杨志, 薛恒怀, 毛宇阳, 季石斌, 江伟荣 申请人:威凡智能电气高科技有限公司