一种fpga处理器及pid膜优化神经网络控制器的利记博彩app

文档序号:6309914阅读:351来源:国知局
专利名称:一种fpga处理器及pid膜优化神经网络控制器的利记博彩app
技术领域
本申请涉及自动化控制领域,特别涉及一种FPGA处理器及PID膜优化神经网络控制器。
背景技术
PID(比例-积分-微分)神经元网络是一种多层前向神经网络,由比例、积分和微分神经元相互连接构成,适用于多种类型的系统控制,且不需要测量或辨识被控对象的内部结构和参数,具有常规控制器无法比拟的优点。其兼有PID与神经网络的共同优点,如训练时间短,动态性能好,层次结构清晰等,应用于复杂的控制系统可取得优良性能,但其后向传播算法限制了该模型的广泛应用。后向传播算法即梯度下降法,该算法全局搜索能力弱,易陷入局部最优值,且训练结果与初始权重的选取和学习步长的取值密切相关。PID神经元网络控制器设计的目的是通过训练过程在权值的解空间中寻找出最优值,使得跟踪误差最小,从而也是一种优化问题。膜计算又称P系统,这种系统能以最大的并行度完成计算,其计算效率将远远超过现在的电子计算机。所以膜计算作为一种并行的、分布式的计算模型,具有应用到优化领域的巨大潜力。目前,神经网络控制器采用如基于膜计算的PSO(粒子群)优化算法求解一个或多个特定目标函数下的最优值,并依据该最优值对待控制系统进行控制,初始条件为待求最优值的取值范围。但上述优化算法在进行寻优时,由于每层基本膜的惯性权值具有固定性,在参与寻优的粒子较少时,会使得寻优获取的个体最优值对应的粒子趋于具有共同特征值的粒子(即趋同性),导致寻优过程提早结束,且获取的最优粒子的最优解误差较大,从而影响最优解的准确性。同时,目前基于上述优化算法的PID神经网络控制器一般采用以DSP为代表的微处理器进行优化算法运行。但该微处理器大多为运行单任务的系统,或者是以软件进行计算的系统,无法进行高速的并行计算,使得上述算法进行寻优的运行效率降低。

发明内容
本申请所要解决的技术问题是提供一种FPGA处理器及PID膜优化神经网络控制器,用以解决现有技术中基于膜计算的PSO优化算法在进行寻优时,由于每层基本膜的惯性权值具有固定性,在参与寻优的粒子较少时,会使得寻优获取的个体最优值对应的粒子趋于具有共同特征值的粒子(即趋同性),导致寻优过程提早结束,且获取的最优粒子的最优解误差较大,从而影响最优解的准确性的技术问题,同时,用以解决现有基于膜计算的PSO优化算法的微处理器大多为运行单任务的系统,或者是以软件进行计算的系统,无法进行高速的并行计算,使得上述算法进行寻优的运行效率降低的计算问题。本申请提供了一种现场可编程门阵列FPGA处理器,包括粒子分配单元、粒子更新单元、最优粒子获取单元及逻辑判断单元,其中、
所述粒子分配单元,用于将等效为粒子的备选解随机分配至多层基本膜中,每层基本膜包括至少一个粒子,触发所述粒子更新单元;所述粒子更新单元,用于计算所述粒子的适应度值,更新所述每层基本膜的惯性权值,并依据所述适应度值及所述惯性权值更新所述每层基本膜的各粒子速度值和各粒子位置值,触发所述最优粒子获取单元;所述最优粒子获取单元,用于依据所述适应度值、所述惯性权值、所述各粒子速度值及所述各粒子位置值获取最优粒子,触发所述逻辑判断单元;所述逻辑判断单元,用于判断所述最优粒子是否满足预设的选取规则,如果是,获取所述最优粒子中的最优解,否则,重新触发所述粒子更新单元依据所述适应度值及所述惯性权值更新所述每层基本膜各粒子速度值和各粒子位置值。上述FPGA处理器,优选地,所述粒子更新单元包括惯性权值更新子单元、适应度值获取子单元、粒子速度值更新子单元及粒子位置值更新子单元,其中所述惯性权值更新子单元,用于利用《 = Wmax-(Wmax-Wmin) X (t+1)/I2更新所述每层基本膜的惯性权值;其中,Wmax为预设的粒子最大惯性权值,Wmin为预设的粒子最小惯性权值,I2为所述每层基本膜的迭代次数总数,t为所述每层基本膜的迭代次数,CO为所述惯性权值;所述适应度值获取子单元,用于计算所述粒子的适应度值;所述粒子速度值更新子单元,用于依据所述适应度值及所述惯性权值更新所述每层基本膜的中各粒子速度值;所述粒子位置值更新子单元,用于依据所述适应度值及所述惯性权值更新所述每层基本膜中各粒子位置值。上述FPGA处理器,优选地,所述最优粒子获取单元包括初始化处理子单元、个体最优值更新子单元、群体最优值更新子单元及交流规则执行子单元,其中所述初始化处理子单元,用于初始化所述每层基本膜中的群体最优值和各个粒子的个体最优值及全体最优值,触发所述个体最优值更新单元;所述个体最优值更新子单元,用于依据所述适应度值、所述各粒子速度值及所述各粒子位置值,更新所述每层基本膜中各个粒子的个体最优值,触发所述群体最优值更新子单元;所述群体最优值更新子单元,用于依据所述适应度值和所述每层基本膜中各个粒子的个体最优值,更新所述每层基本膜的群体最优值,触发所述交流规则执行子单元;所述交流规则执行子单元,用于将所述每层基本膜中与该层基本膜的群体最优值相对应的粒子依据预设的交流规则传送至表层膜中,依据所述表层膜中的粒子的个体最优值及所述全体最优值,获取最优粒子。上述FPGA处理器,优选地,还包括变异粒子处理单元;所述变异粒子处理单元,由所述粒子更新单元触发,用于判断所述每层基本膜中的各个粒子是否满足预设变异规则,对所述满足所述变异规则的粒子进行变异处理,触发所述最优粒子获取单元。上述FPGA处理器,优选地,所述逻辑判断单元包括粒子各维值解析子单元、逻辑判断子单元及逻辑执行子单元,其中
所述各维值解析子单元,用于解析所述最优粒子携带的各维值,依据所述各维值对被控制系统进行运行控制,获取运行结果;所述逻辑判断子单元,用于判断所述运行结果是否满足预设的选取规则;所述逻辑执行子单元,用于当所述运行结果满足所述选取规则时,获取所述最优粒子中的最优解;以及用于当所述运行结果不满足所述选取规则时,重新触发所述粒子更新单元包括所述每层基本膜的惯性权值、各粒子速度值和各粒子位置值。本申请还提供了一种PID膜优化神经网络控制器,用于被控制系统,所述PID膜优化神经网络控制器包括如上述任意一项所述的FPGA处理器、A/D转换单元和中央处理单元,其中所述中央处理单元,用于将备选解发送至FPGA处理器,并触发所述A/D转换单元;所述A/D转换单元,用于对所述被控制系统的参数进行采集,并将采集的参数发送至所述FPGA处理器,由所述FPGA处理器获取最优解并将所述最优解发送至所述中央处理单元,由所述中央处理单元依据所述最优解对被控制系统进行运行控制。上述PID膜优化神经网络控制器,优选地,还包括时钟控制单元;所述时钟控制单元,用于对所述FPGA处理器进行最优解计算提供时钟信号。由上述方案可知,本申请提供的一种FPGA处理器基于变异粒子群算法的膜优化算法,通过计算参与寻优的粒子适应度值,更新每层基本膜的惯性权值,使得在参与寻优的粒子较少时,避免寻优获取的个体最优值对应的粒子趋于具有共同特征值的粒子,即趋同性,从而避免获取的最优粒子的最优解误差偏大,提高了最优解的准确性。进一步的,本申请提供的一种FPGA处理器基于变异粒子群算法的膜优化算法,通过对参与寻优的粒子进行变异判断,并对变异的粒子进行校正处理,更进一步的避免由于粒子变异被忽略导致的寻优结果趋同性的情况,提高了最优解的准确性。更进一步的,本申请提供的一种PID膜优化神经网络控制器基于变异粒子群算法的膜优化算法的FPGA处理器,能够进行高速的并行计算,从而提高了寻优的运行效率。当然,实施本申请的任一产品并不一定需要同时达到以上所述的所有优点。


为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。图I为本申请提供的一种FPGA处理器实施例一的结构示意图;图2为本申请提供的一种FPGA处理器实施例一的另一结构示意图;图3为本申请提供的一种FPGA处理器实施例一的另一结构不意图;图4为本申请提供的一种FPGA处理器实施例二的结构示意图;图5为本申请提供的一种FPGA处理器实施例三的结构示意图;图6为本申请提供的一种PID膜优化神经网络控制器实施例一的结构示意图;
图7为本申请提供的一种PID膜优化神经网络控制器实施例一的部分实现电路拓扑图;图8为本申请提供的一种PID膜优化神经网络控制器实施例一的部分实现电路拓扑图;图9为本申请提供的一种PID膜优化神经网络控制器实施例二的结构示意图;图10为本申请提供的一种PID膜优化神经网络控制器实施例二的部分实现电路拓扑图;图11为本申请提供的一种PID膜优化神经网络控制器实施例二的另一结构示意图;图12为本申请提供的一种PID膜优化神经网络控制器实施例二的另一部分实现 电路拓扑图;图13为本申请提供的一种PID膜优化神经网络控制器实施例二的另一结构示意图;图14为本申请提供的一种PID膜优化神经网络控制器实施例二的另一部分实现电路拓扑图;图15为本申请提供的一种PID膜优化神经网络控制器实施例二的仿真曲线图;图16为本申请提供的一种PID膜优化神经网络控制器实施例二的另一仿真曲线图;图17为本申请提供的一种PID膜优化神经网络控制器实施例二的另一仿真曲线图;图18为本申请提供的一种PID膜优化神经网络控制器实施例二的另一仿真曲线图;图19为本申请提供的一种PID膜优化神经网络控制器实施例二的另一仿真曲线图;图20为本申请提供的一种PID膜优化神经网络控制器实施例二的误差曲线图。
具体实施例方式下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。本申请提供的一种FPGA处理器及PID膜优化神经网络控制器是基于变异粒子群算法的膜优化算法,采用变异的粒子群算法和膜优化算法相结合,在备选解空间中进行寻优获取最优值。其中,膜优化算法是一种具有层次结构的分布式、并行计算模型。而现有技术中基于膜优化算法的正常PSO算法的优化过程一般包括Stepl :初始化参数、备选解的取值范围和膜结构,定义膜结构为单层膜结构[(![J1, L2] 2^ [山,...,[m]m](i,其中包含m层基本膜和表层膜O。其中,基本膜的数量为m,每层基本膜都有其各自的迭代次序。Step2 :获取包含n个等效为粒子备选解的种群,将种群中各个粒子随机分配到m层基本膜中,且每层基本膜内至少有一个粒子,表层膜为空。初始化如下
w0 =入;w\ = cIxcIicI , '''cInl ^ Ii1 < n ;w2 ~ ^ni+i^ni+2m mm^n2 ^ Xi1^n2 < n ;
......Wm = cInim_r)+2 '"cInm,1^+ +. + < n ;其中,qi(i = 1,2,...,n)为各层基本膜中的粒子个体。Step3 :预设每层基本膜中第t代时第i个粒子的个体最优值/41及表示第t代时群体最优值,每层基本膜内分别独立使用PSO算法的寻优规则进行寻优,利用如下公式获取粒子的位置值和速度值
rnn” I I V'M) = wv'° + (尸 H — x'°) + % (G= — x'^
Ixf+1) =xf}+vf+1)其中,i = 1,2,. . .,n为种群中粒子序数;G^为第t代时群体最优值;w为固定的惯性权重,表示粒子保持运动惯性;Cl,C2分别为预设的加速度因子,通常在区间
取值;!^,巧为在区间
变化的随机数Aw为第i个粒子在第t代时的速度值,在区间[-Vdmax,Vd max]取值为第i个粒子在第t代时的位置值。Step4:依据每层基本膜中粒子的个体最优值及所述,获取每层基本膜中的最优粒子,每层基本膜与表层膜执行交流规则,即每层基本膜中的最优粒子输出到表层膜中(表层膜中共有m个粒子),在所述传输至表层膜的粒子中选出群体最优粒子,并将该群体最优粒子的个体极值和群体极值返回到各层基本膜中影响下一代个体的更新,从而更好的实现种群的进化。Step5 :判断上述群体最优粒子是否满足终止条件,如果是,则停止寻优算法,表层膜输出优化结果,否则返回执行Step3。需要说明的是,上述方法在进行寻优时,惯性权值w取值是固定的。由于每层基本膜的惯性权值相同且具有固定性,在参与寻优的粒子较少时,会使得寻优获取的个体最优值对应的粒子趋于具有共同特征值的粒子(即趋同性),导致寻优过程提早结束,且获取的最优粒子的最优解误差较大,从而影响最优解的准确性。其中,趋同性是指每个粒子的个体最优值具有越来越多的共同值,及每个粒子的个体最优值越来越像。采用PSO算法以鸟群觅食为例鸟群在飞行中觅食,首先每只鸟要依据自己以往的飞行经验来判断最好的食物在哪个方向(个体最优值),同时,每只鸟之间也要交流各自所判断的最好食物所在的方位,整个鸟群通过彼此交流讨论作出飞行方向的判断(群体最优值)。当鸟类数量较少时,能够进行交流的信息源较少,从而整个群体寻找食物过程中,在进行飞行方向判断的时候能够发表不同建议的粒子就越来越少,整个群体作出的判断就越来越像,这就是所谓的趋同性。参考图1,其示出了本申请提供的一种FPGA处理器实施例一的结构示意图,所述FPGA处理器可以包括粒子分配单元101、粒子更新单元102、最优粒子获取单元103及逻辑判断单元104,其中所述粒子分配单元101,用于将等效为粒子的备选解随机分配至多层基本膜中,每层基本膜包括至少一个粒子,触发所述粒子更新单元102。
其中,在所述FPGA处理器进行基于变异粒子群算法的膜优化算法寻优前,首先设定寻优过程参数,包括膜结构[丄]p [2]2,[3]3,. . ,[丄]。、基本膜的数据量m、表层膜的迭代次数I1、每层基本膜的迭代次数I2、粒子速度的最大值Vmax和最小值Vmin、加速度因子Cl,C2 (通常在区间
取值)、在区间
变化的随机数ri,r2等。其中,等效为粒子的备选解组成粒子种群,由所述粒子分配单元101将种群中各个粒子随机分配至m层表层膜中,每层表层膜至少有一个粒子个体,且表层膜为空,初始化如下O0 =入;= cIxcIicIi, 5 Ii1 < n ;= cInl-^XcInl+! -cIn1,1^+ < n ;
......c0M = cIn(m_r)+2---cInm,1^+ +. . . +nm < n ;其中,qi(i = 1,2,. . .,n)为每层基本膜中第i个粒子个体。所述粒子更新单元102,用于计算所述粒子的适应度值,更新所述每次基本膜的惯性权值,并依据所述适应度值及所述惯性权值更新所述每层基本膜各粒子速度值和各粒子位置值,触发所述最优粒子获取单元103。其中,参考图2,其示出了本申请通过的一种FPGA处理器实施例一的另一结构示意图,基于如图I所示的FPGA处理器,其中,所述粒子更新单元102可以包括惯性权值更新子单元121、适应度值获取子单元122、粒子速度值更新子单元123及粒子位置值更新子单元124,其中所述惯性权值更新子单元121,用于更新每层基本膜的惯性权值。其中,本申请实施例一中所述每层基本膜的惯性权值并非固定不变,它与本膜结构中的基本膜的迭代次数及迭代次序相关。所述惯性权值更新子单元121在进行所述每层基本膜的惯性权值更新时可以通过利用《 = Wmax-(Wmax-Wmin) X (t+1)/I2更新所述每层基本膜的惯性权值;其中,Wniax为预设的粒子最大惯性权值,Wniin为预设的粒子最小惯性权值,I2为所述每层基本膜的迭代次数总数,t为所述每层基本膜的迭代次数,0)为所述惯性权值。所述适应度值获取子单元122,用于计算所述粒子的适应度值。其中,适应度值是指所需优化的系统或对象即被控制系统的性能指标函数值,一般包括最小指标值和最大指标值,在本算法中所述粒子更新单元102选取最小指标值作为适应度值。所述粒子速度值更新子单元123,用于依据所述适应度值及所述惯性权值更新所述每层基本膜的中各粒子速度值。所述粒子位置值更新子单元124,用于依据所述适应度值及所述惯性权值更新所述每层基本膜中各粒子位置值。其中,所述每层基本膜中各个粒子具有其各自的速度值和位置值。依据所述适应度值更新所述每层基本膜的各粒子速度值和各粒子位置值可以依据所述适应度值,利用vf+1) +cMpZ-^ + c^iG^-x^Rx^ = +v^,计算每层基本膜的各粒子速度值和各粒子位置值;
其中,W为所述每层基本膜的惯性权值,G=,为第t代时群体最优值,/41为第t代时第i个粒子的个体最优值,为第i个粒子在第t代时的位置值,为第i个粒子在第t代时的速度值,在区间[-Vd _,Vd _]取值,<+1)为第i个粒子在t+1代时的位置值,v;^+1)为第i个粒子在第t+1代时的速度值。所述最优粒子获取单元103,用于依据所述适应度值、所述各粒子速度值及所述各粒子位置值获取最优粒子,触发所述逻辑判断单元104。其中,在所述每层基本膜中选取其速度值和位置值与所述适应度值满足预设的匹配规则的粒子,即所述每层基本膜的最优粒子(m个),进而在所述每层基本膜的最优粒子 中选取最优粒子。其中,在所述最优粒子获取单元103获取到所述最优粒子之后,还用于将所述最优粒子依据预设的传输规则将所述最优粒子传输至所述每层基本膜中,以便影响下一代个体最优值乃至下一代最优粒子的更新。所述逻辑判断单元104,用于判断所述最优粒子是否满足预设的选取规则,如果是,获取所述最优粒子中的最优解,否则,重新触发所述粒子更新单元102依据所述适应度值更新所述每层基本膜的惯性权值、各粒子速度值和各粒子位置值。其中,参考图3,其示出了本申请提供的一种FPGA处理器实施例一的另一结构示意图,基于如图I所示的FPGA处理器,其中,所述逻辑判断单元104可以包括粒子各维值解析子单元141、逻辑判断子单元142及逻辑执行子单元143,其中所述各维值解析子单元141,用于解析所述最优粒子携带的各维值,依据所述各维值对被控制系统进行运行控制,获取运行结果。所述逻辑判断子单元142,用于判断所述运行结果是否满足预设的选取规则。所述逻辑执行子单元143,用于当所述运行结果满足所述选取规则时,获取所述最优粒子中的最优解,以及用于当所述运行结果不满足所述选取规则时,重新触发所述粒子更新单元102依据所述适应度值更新所述每层基本膜的惯性权值、各粒子速度值和各粒子位置值。其中,所述运行结果即所述被控制系统在运行时输出的性能指标。所述逻辑判断子单元142依据该性能指标判断其是否满足本FPGA处理器运行终止条件,如果是,表示所述最优粒子为所述备选解的最优解,即满足所述选取规则,即可由所述逻辑执行子单元143获取所述最优粒子中的最优解,否则,由所述逻辑执行子单元143重新触发所述粒子更新单元102依据所述适应度值更新所述每层基本膜的惯性权值、各粒子速度值和各粒子位置值。由上述方案可知,本申请提供的一种FPGA处理器实施例一基于变异粒子群算法的膜优化算法,通过计算参与寻优的粒子适应度值,更新每层基本膜的惯性权值,由此获取最优解,使得在参与寻优的粒子较少时,避免寻优获取的个体最优值对应的粒子趋于具有共同特征值的粒子,即趋同性,从而避免获取的最优粒子的最优解误差偏大,提高了最优解的准确性。参考图4,其示出了本申请提供的一种FPGA处理器实施例二的结构示意图,基于如图I所示的FPGA处理器实施例一,其中,所述最优粒子获取单元103包括初始化处理子单元131、个体最优值更新子单元132、群体最优值更新子单元133及交流规则执行子单元134,其中所述初始化处理子单元131,用于初始化所述每层基本膜中的群体最优值和各个粒子的个体最优值及全体最优值,触发所述个体最优值更新子单元132。其中,所述初始化处理子单元131在初始化所述每层基本膜中的群体最优值及各个粒子的个体最优值时,可以预设所述每层基本膜中各个粒子的个体最优值,在所述每层基本膜的各个粒子中随机选取一个粒子,将其个体最优值作为该层基本膜的群体最优值,该粒子作为群体最优粒子,并在所述每层基本膜的群体最优值对应的粒子(m个)中选取其个体最优值最小的粒子,作为所述全体最优粒子,该粒子的个体最优值作为全体最优值。所述个体最优值更新子单元132,用于依据所述适应度值、所述各粒子速度值及所述各粒子位置值,更新所述每层基本膜中各个粒子的个体最优值,触发所述群体最优值更新子单元133。其中,所述个体最优值更新子单元132依据所述适应度值、所述各粒子速度值及 所述各粒子位置值,将所述每层基本膜中各个粒子的实际个体最优值与其初始化的个体最优值进行比较,更新该粒子的个体最优值。其中,所述个体最优值更新子单元132可以通过设置某一目标函数f来进行比较,若f (q^ < f (pibest),则更新该粒子的个体最优值,其中,qi为第i个粒子个体,Pibest为第i个粒子的个体最优值。所述群体最优值更新子单元133,用于依据所述适应度值和所述每层基本膜中各个粒子的个体最优值,更新所述每层基本膜的群体最优值,触发所述交流规则执行子单元134。其中,所述群体最优值更新子单元133依据所述适应度值,将所述每层基本膜中各个粒子的个体最优值与所述初始化的群体最优值进行比较,更新所述群体最优值。其中,所述群体最优值更新子单元133可以通过设置某一目标函数f来进行比较,Sf(Pibest) <f(g#st),则更新该粒子的个体最优值,其中,Pibest为第i个粒子的个体最优值,gJbeSt为该粒子所在的基本膜的群体最优值。在所述群体最优值更新子单元133更新完粒子的个体最优值及每层基本膜的群体最优值之后,可以在所述每层基本膜与本膜结构的表层膜之间执行交流规则,获取最优粒子。还可以通过以下所述交流规则执行子单元134进行最优粒子的获取所述交流规则执行子单元134,用于将所述每层基本膜中与该层基本膜的群体最优值相对应的粒子依据预设的交流规则传送至表层膜中,依据所述表层膜中的粒子的个体最优值及所述全体最优值,获取最优粒子。其中,所述交流规则仅在基本膜与表层膜之间执行。即将每层基本膜的群体最优值对应的粒子传输至表层膜中,该表层膜中共有m个粒子,与基本膜的数量相同,在所述m个粒子中选取最优个体,将该选出的最优个体的个体最优值与上一代的全体最优值进行比较,更新所述全体最优值,该全体最优值对应的粒子即获取的最优粒子。有上述方案可知,本申请提供的一种FPGA处理器实施例二基于变异粒子群算法的膜优化算法,通过计算参与寻优的粒子适应度值,更新每层基本膜的惯性权值,同时,将膜结构中的粒子进行自我学习及粒子间进行学习交流,依据交流规则获取最优解,使得在参与寻优的粒子较少时,避免寻优获取的个体最优值对应的粒子趋于具有共同特征值的粒子,即趋同性,从而避免获取的最优粒子的最优解误差偏大,提高了最优解的准确性。參考图5,其示出了本申请提供的ー种FPGA处理器实施例三的结构示意图,基于如图I所示的FPGA处理器实施例一,所述FPGA处理器还包括变异粒子处理单元105 ;所述变异粒子处理单元105,由所述粒子更新単元102触发,用于判断所述每层基本膜中的各个粒子是否满足预设变异规则,对所述满足所述变异规则的粒子进行变异处理,触发所述最优粒子获取单元103。其中,所述变异粒子处理单元105在判断所述每层基本膜中的各个粒子是否满足
(5(/-1) ] 1
预设变异规则时可以利用QVQ\Popsize-\)获取第i个粒子的第一中间
. .exp(5)-1
变量mCi,其中,Popsize为该粒子所在基本膜中的粒子数量;并通过所述第一中间变量获取Hici判断该粒子是否变异,对所述满足所述变异规则的粒子进行变异处理,触发所述最优粒子获取单元103。其中,所述变异粒子处理单元105可以通过以下程序代码实现其功能
权利要求
1.一种现场可编程门阵列FPGA处理器,其特征在于,包括粒子分配单元、粒子更新单元、最优粒子获取单元及逻辑判断单元,其中 所述粒子分配单元,用于将等效为粒子的备选解随机分配至多层基本膜中,每层基本膜包括至少一个粒子,触发所述粒子更新单元; 所述粒子更新单元,用于计算所述粒子的适应度值,更新所述每层基本膜的惯性权值,并依据所述适应度值及所述惯性权值更新各粒子速度值和各粒子位置值,触发所述最优粒子获取单元; 所述最优粒子获取单元,用于依据所述适应度值、所述各粒子速度值及所述各粒子位 置值获取最优粒子,触发所述逻辑判断单元; 所述逻辑判断单元,用于判断所述最优粒子是否满足预设的选取规则,如果是,获取所述最优粒子中的最优解,否则,重新触发所述粒子更新单元依据所述适应度值及所述惯性权值更新所述每层基本膜各粒子速度值和各粒子位置值。
2.根据权利要求I所述的FPGA处理器,其特征在于,所述粒子更新单元包括惯性权值更新子单元、适应度值获取子单元、粒子速度值更新子单元及粒子位置值更新子单元,其中 所述惯性权值更新子单元,用于利用ω =Wmax-(WmaxImin) X (t+1)/I2更新所述每层基本膜的惯性权值; 其中,Wmax为预设的粒子最大惯性权值,Wmin为预设的粒子最小惯性权值,I2为所述每层基本膜的迭代次数总数,t为所述每层基本膜的迭代次数,ω为所述惯性权值; 所述适应度值获取子单元,用于计算所述粒子的适应度值; 所述粒子速度值更新子单元,用于依据所述适应度值更新所述每层基本膜的中各粒子速度值; 所述粒子位置值更新子单元,用于依据所述适应度值更新所述每层基本膜中各粒子位置值。
3.根据权利要求I所述的FPGA处理器,其特征在于,所述最优粒子获取单元包括初始化处理子单元、个体最优值更新子单元、群体最优值更新子单元及交流规则执行子单元,其中 所述初始化处理子单元,用于初始化所述每层基本膜中的群体最优值和各个粒子的个体最优值及全体最优值,触发所述个体最优值更新子单元; 所述个体最优值更新子单元,用于依据所述适应度值、所述各粒子速度值及所述各粒子位置值,更新所述每层基本膜中各个粒子的个体最优值,触发所述群体最优值更新子单元; 所述群体最优值更新子单元,用于依据所述适应度值和所述每层基本膜中各个粒子的个体最优值,更新所述每层基本膜的群体最优值,触发所述交流规则执行子单元; 所述交流规则执行子单元,用于将所述每层基本膜中与该层基本膜的群体最优值相对应的粒子依据预设的交流规则传送至表层膜中,依据所述表层膜中的粒子的个体最优值及所述全体最优值,获取最优粒子。
4.根据权利要求I所述的FPGA处理器,其特征在于,还包括变异粒子处理单元; 所述变异粒子处理单元,由所述粒子更新单元触发,用于判断所述每层基本膜中的各个粒子是否满足预设变异规则,对所述满足所述变异规则的粒子进行变异处理,触发所述最优粒子获取单元。
5.根据权利要求I所述的FPGA处理器,其特征在于,所述逻辑判断单元包括粒子各维值解析子单元、逻辑判断子单元及逻辑执行子单元,其中 所述各维值解析子单元,用于解析所述最优粒子携带的各维值,依据所述各维值对被控制系统进行运行控制,获取运行结果; 所述逻辑判断子单元,用于判断所述运行结果是否满足预设的选取规则; 所述逻辑执行子单元,用于当所述运行结果满足所述选取规则时,获取所述最优粒子中的最优解;以及用于当所述运行结果不满足所述选取规则时,重新触发所述粒子更新单元依据所述适应度值更新所述每层基本膜的惯性权值、各粒子速度值和各粒子位置值。
6.一种PID膜优化神经网络控制器,其特征在于,用于被控制系统,所述PID神经网络控制器包括中央处理单元、A/D转换单元及如权利要求I至5任意一项所述的FPGA处理器,其中 所述中央处理单元,用于将备选解发送至所述FPGA处理器,并触发所述A/D转换单元; 所述A/D转换单元,用于对所述被控制系统的参数进行采集,并将采集的参数发送至所述FPGA处理器,由所述FPGA处理器获取最优解并将所述最优解发送至所述中央处理单元,由所述中央处理单元依据所述最优解对被控制系统进行运行控制。
7.根据权利要求6所述的PID膜优化神经网络控制器,其特征在于,还包括时钟控制单元; 所述时钟控制单元,用于对所述FPGA处理器进行最优解计算提供时钟信号。
全文摘要
本申请提供了一种FPGA处理器及PID膜优化神经网络控制器,FPGA处理器包括粒子分配单元,用于将等效为粒子的备选解随机分配至多层基本膜中,每层基本膜包括至少一个粒子;粒子更新单元,用于计算所述粒子的适应度值,更新所述每层基本膜的惯性权值,并依据所述适应度值更新及所述惯性权值各粒子速度值和各粒子位置值;最优粒子获取单元,用于依据所述适应度值、所述各粒子速度值及所述各粒子位置值获取最优粒子;逻辑判断单元,用于判断所述最优粒子是否满足预设的选取规则,如果是,获取所述最优粒子中的最优解,否则,重新触发所述粒子更新单元依据所述适应度值更新所述每层基本膜的惯性权值、各粒子速度值和位置值,获取最优粒子。
文档编号G05B13/04GK102662322SQ20121010297
公开日2012年9月12日 申请日期2012年4月10日 优先权日2012年4月10日
发明者彭宏, 杨帆, 涂敏, 王军, 王涛 申请人:西华大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1