专利名称：电流镜求值动态电路的利记博彩app
技术领域：
本发明涉及CMOS电路中的动态电路技术领域，特别涉及一种电流镜求值动态电路。
背景技术：
传统的CMOS静态电路因输入信号要同时驱动NMOS和PMOS晶体管，而存在固有的速度缺陷。CMOS动态电路的输入信号只需驱动NMOS(或PMOQ晶体管，所以在速度和面积上相对于静态电路有很大优势[1]。然而，对于大扇入的或门，如图1所示，传统动态电路[2] 的动态结点(DYN)电容会随着扇入的增加而增加，这样就降低了输入网络下拉动态结点的速度，情况严重时无法将其下拉到有效的低电平。同时，严重的泄露电流要求比较大的保持管(Ke印er)[3]，这样也增加了下拉时的竞争电流，进一步降低了速度。Tamer Cakici和Kaushik Roy提出了一种针对大扇入或门的电流镜求值动态电路结构[4]。如图2所示，传统的动态结点被分离，两级电流镜通过检测输入网络的下拉电流来决定是否对输出结点充电。这种结构保留了传统动态电路中的预充管和输入求值网络，保持管(K^per)则不再需要。动态结点被分离后，N2可看作与输出相关的动态结点(输出动态结点)。其具体工作过程如下预充时，输入和输出动态结点均被预充到高电平，而m结点被预充到低电平以关闭电流镜。这样，即要求输入信号在预充阶段须保持低电平，否则会造成直流短路。求值时，若输入信号中有高电平，则电流镜会检测到下拉电流(这一电流可能很小)。通过第一级电流镜^1和似)的镜向放大，输出动态结点N2被下拉，同时第二级电流镜(M3和M4)可以直接给输出结点(OUT)充电，最终使输出变为高电平。M6在输出变高后关闭M2与M3的串联支路。求值时，若输入信号全部为低电平，则电流镜不工作。此时M6常打开，M6与M3构成的反馈保证了 N2始终为高电平。为了保证下拉时电流镜能正常工作到输出完全变化，Ml应采用阈值电压为零的 MOS管(否则m结点电压下降到某一水平后导致Ml关闭)[5] ；Ml管应取最小宽度，而M2则应适当大，以提高对N2的下拉电流。输出动态结点电容的降低提高了求值速度。而当求值阶段输入信号全部为低电平时，输入网络的泄漏电流使得W结点电压上升到某一中间电平，这样就提高了输入网络中 NMOS管的阈值电压，从而提高了噪声容限。在这种电流镜求值动态电路结构中，仍然存在一些问题1、N2点下拉和M6管的关闭是先后进行的，因为在求值阶段，M6管的关闭是通过对输出结点的反馈来得到的，这种反馈在一定程度上会降低功耗，但降低了求值速度。2、由于决定输出状态的是输入网络的电流，故输入动态结点已无存在的必要，电流镜求值结构中的预充Mprel管可以省去，而且预充Mprel管的存在会使得输入网络的下拉电流过小影响电路正常工作。以上引用的参考文献如下[1]K. Bernstein, K. Carrig, C. Durham, P. Hansen, D. HogenmilIer, Ε. Nowak, and N.Rohrer, High Speed CMOS Design Styles. Boston, MA=Kluwer,1998.[2]A. S. Sedra and K. C. Smith,Microelectronic Circuits,Fourth Edition,New York Oxford,1998.[3]A.Alvandpour et.al. A Conditional Keeper Technique for Sub-0. 13 μ Wide Dynamic Gates, Symp. on VLSI Circuits, pp.29-30,2001.[4]Tamer Cakici and Kaushik Roy, Current Mirror Evaluation Logic :A New Circuit Style for High Fan-in Dynamic Gates. Solid-State CircuitsConference, 2002.[5]Sherif M. Sharroush, Yasser S.Abdalla, Ahmed A. Dessouki, and El-Sayed A.El-Badawy. A Novel Technique for Speeding up Domino CMOS Circuits Containing a Long Chain of NMOS Transistors. 2008International Conference on Electronic Design, Malaysia,2008.
发明内容
(一)要解决的技术问题本发明要解决的技术问题是如何提高电流镜求值动态电路的求值速度，并能够避免由于输入网络的下拉电流过小而影响电路正常工作的情况发生。(二)技术方案为解决上述技术问题，本发明提供了一种电流镜求值动态电路，包括输入网络、 一级电流镜子电路、二级电流镜子电路，所述输入网络通过所述一级电流镜子电路连接保持管，所述保持管的栅极直接连接二级电流镜子电路，保持管的漏极通过连接反相器作为整个电路的输出端；所述一级电流镜子电路包括三个NMOS管M1、M5和M2，所述输入网络的输出端连接所述Ml的漏端，所述M5的漏端作为动态结点，连接所述保持管的漏端，M2的漏端连接所述二级电流镜子电路，所述一级电流镜子电路还连接第一预充管的漏端；所述二级电流镜子电路包括两个PMOS管M3和M4，所述M3的漏端连接M2的漏端，M3的源端连接M6的漏端，所述保持管的栅极连接M4的漏端、连接第二预充管的漏端， 连接M6的栅极，并通过NMOS传输管M7连接到输出端，所述的两个预充管均为NMOS管；所述M1、M2、M5、第一预充管和第二预充管的源端接地；所述第一预充管、第二预充管和M7的栅极为时钟信号端；所述保持管、M4和M6的源端接工作电压VDD。其中，所述输入网络的电源端直接连接工作电压VDD。(三)有益效果本发明的电流镜求值动态电路结构中，输入网络通过电流镜直接控制保持管。当输入信号决定动态结点(DYN)将被下拉时，DYN的下拉与保持管的关闭是同步的(而不是 DYN先下拉再通过反馈关闭Ke印er)，这样就避免了 Ke^er与M5之间的竞争电流，提高了求值速度；省去输入级中的预充管可以增大输入级的下拉电流，避免电流过小而影响电路的工作。
图1是传统大扇入或门动态电路结构图；图2是现有的一种电流镜求值动态电路结构图；图3是本发明实施例的一种电流镜求值动态电路结构图；图4是针对8输入或门的图2和图3中两种电流镜求值电路的输出延迟比较曲线图，横坐标为时间，单位是ns，纵坐标为电压，单位是V ；图5是针对16输入或门的图2和图3中两种电流镜求值电路的输出延迟比较曲线图，横坐标为时间，单位是ns，纵坐标为电压，单位是V。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。本发明的电流镜求值电路的结构如图3所示，包括输入网络、一级电流镜子电路、二级电流镜子电路，所述输入网络通过所述一级电流镜子电路连接保持管，所述保持管的栅极直接连接二级电流镜子电路，保持管的漏极通过连接反相器作为整个电路的输出端。所述一级电流镜子电路包括三个NMOS管M1、M5和M2，所述输入网络的输出端连接所述Ml的漏端，所述M5的漏端作为动态结点，连接所述保持管的漏端，M2的漏端连接二级电流镜子电路，一级电流镜子电路还连接第一预充管的漏端。所述二级电流镜子电路包括两个PMOS管M3和M4，所述M3的漏端连接M2的漏端，M3的源端连接M6的漏端，所述保持管的栅极连接M4的漏端、连接第二预充管的漏端， 连接M6的栅极，并通过NMOS传输管M7连接到输出端，所述的两个预充管均为NMOS管。所述Ml、M2、M5、第一预充管和第二预充管的源端接地。所述第一预充管、第二预充管和M7的栅极为时钟信号端。所述保持管、M4和M6的源端接工作电压VDD。其中，所述输入网络的电源端直接连接工作电压VDD。本发明与图2所示的电路有以下几点不同1、由于决定输出状态的是输入网络的电流，故输入动态结点已无存在的必要，原电流镜求值结构中的预充管Mprel (图2中)在此省略了，同时可以增大Ml管在求值时的下拉电流。2、电路左边是多输入的或逻辑，M1，M2和M5组成第一级电流镜，用于放大流过Ml 的电流，动态结点DYN这时会被直接下拉，而不是通过第二级电流镜。3,Keeper管的栅极N3直接和第二级电流镜(M2、M3、M4)相连，使得其不用通过输出结点的反馈来实现下拉或上拉。由于动态结点改变，输出结点需要增加一个反相器来使逻辑正确。整个电路具体工作过程如下
预充时，Mprel将电流镜完全关闭，以避免短路电流。Mpre2把K^per的栅极拉低至低电平，使Keeper给DYN充电，这样Keeper实际也起了对输出动态结点的预充作用。求值时，若输入信号中有高电平，则电流镜会检测到一较小的下拉电流，通过一级电流镜(Ml和M5)的镜向放大下拉DYN ；同时，通过两级电流镜给Ke^er的栅极N3充电， 以使其尽快关闭。M6可以在N3被充至高电平后关闭M2与M3的串联支路，以降低功耗。求值时，若输入信号全部为低电平，则电流镜不工作。此时反馈管M7可以保证 Keeper的栅极处于低电平，从而保持住DYN的高电平。这种新型结构与原结构相比，进一步减小了输出动态结点上的电容(图2中的N2 结点与图3中的DYN结点)，并且在DYN被下拉时使得Keeper关闭得更早，从而提高了求值速度。同时，原结构中对噪声容限的改善得到了继承。与原电流镜求值电路相同，为保证下拉时电流镜能正常工作到输出完全变化，Ml 应采用阈值电压为零的MOS管；且Ml应取最小宽度，M5应适当加大，以提高对DYN的下拉电流。改进效果分析采用0. 13um工艺用Hspice仿真原电流镜求值电路与新型电流镜求值电路，电源电压为1.2V。输入信号模拟最坏情况，即只有一个输入信号为高，其余均为低。针对8输入或门和16输入或门，它们的输出延迟情况分别如图4和图5所示。两种电路采用相同的器件尺寸下拉输出动态结点的NMOS管(图2中的M2与图 3中的M5)取3倍最小宽度，输出反相器中的PMOS管(图2中对应为M4)取2倍最小宽度， 其余MOS管均取最小宽度。对于两种或门结构性能的定量比较见表1。表1两种或门结构性能的定量比较
权利要求
1.一种电流镜求值动态电路，其特征在于，包括输入网络、一级电流镜子电路、二级电流镜子电路，所述输入网络通过所述一级电流镜子电路连接保持管，所述保持管的栅极直接连接二级电流镜子电路，保持管的漏极通过连接反相器作为整个电路的输出端；所述一级电流镜子电路包括三个NMOS管M1、M5和M2，所述输入网络的输出端连接所述Ml的漏端，所述M5的漏端作为动态结点，连接所述保持管的漏端，M2的漏端连接所述二级电流镜子电路，所述一级电流镜子电路还连接第一预充管的漏端；所述二级电流镜子电路包括两个PMOS管M3和M4，所述M3的漏端连接M2的漏端， M3的源端连接M6的漏端，所述保持管的栅极连接M4的漏端、连接第二预充管的漏端，连接 M6的栅极，并通过NMOS传输管M7连接到输出端，所述的两个预充管均为NMOS管； 所述M1、M2、M5、第一预充管和第二预充管的源端接地； 所述第一预充管、第二预充管和M7的栅极为时钟信号端； 所述保持管、M4和M6的源端接工作电压VDD。
2.如权利要求1所述的电流镜求值动态电路，其特征在于，所述输入网络的电源端直接连接工作电压VDD。
全文摘要
本发明公开了一种电流镜求值动态电路，包括输入网络、一级电流镜子电路、二级电流镜子电路，所述输入网络通过所述一级电流镜子电路连接保持管，所述保持管的栅极直接连接二级电流镜子电路，保持管的漏极通过连接反相器作为整个电路的输出端；输入网络的电源端直接连接工作电压VDD。本发明提高了求值速度；省去输入级中的预充管可以增大输入级的下拉电流，避免电流过小而影响电路的工作。
文档编号G05F3/26GK102176186SQ201110066690
公开日2011年9月7日 申请日期2011年3月18日 优先权日2011年3月18日
发明者孟庆龙, 张钢刚, 杨凯, 王源, 贾嵩 申请人:北京大学