专利名称：基于多机协同架构的快速记录仪及自标定和多机协同方法
技术领域：
本发明涉及制造/流程工业领域中信号采样处理和存储的记录仪技术范畴，尤其 涉及一种基于多机协同架构的快速记录仪及自标定和多机协同方法。
背景技术：
在制造/流程工业领域，现场数据的采集、处理、记录和分析是实施企业综合自动化、 生产高品质产品的前提。目前，流程工业装备的记录仪主导硬件平台仍沿袭MCU(ARM或51 微处理器)单芯片架构，其采样周期指标定位“秒级”例如浙江中控公司AR3000、AR6000 系列记录仪的采样周期1S，采样周期最小的记录仪AR3100、AR4100则为0. 125S ；杭州盘古 自动化仪表公司的最高采样频率记录仪VX7000R、VX8000R也只有5SPS。在视频、雷达、通 信、地质勘探等领域，记录仪使用的采样频率高达10KSPS至100MSPS，其硬件平台采用定 制的时序逻辑部件+DSP架构，通常高采样频率的记录仪对使用环境有一定的要求，且价格 相对昂贵、维修困难。综观制造/流程工业领域的机械转动及震动参数测量、加工中心的 多轴检测，电力行业的电压、电流监测，娱乐业的音频处理等；用户的需求是支持10SPS至 10KSPS采样频率，具备干扰环境下进行采样、存储的快速记录仪。迄今为止缺乏面向这一细 分市场的记录仪，应用高采样频率记录仪替代快速记录仪已成无奈的不二选择，遗撼的是 效果往往差强人意。首先，工业现场很难满足高采样频率记录仪对环境的要求；其次，测试 时所用采样频率处在高采样频率记录仪的频率量程下限，测试误差理论指出采样频率下 限附近的检测精度很难保证；最后，鉴于高采样频率记录仪价格昂贵、硬件架构又与制造/ 流程工业截然不同，存在维修保养困难、较高的总体拥有成本(TCO)；因此，亟待开发10SPS 至10KSPS采样频率的快速记录仪。快速记录仪必须立足目标用户的使用习惯和目标用户的运维能力，即原则上应继 承制造/流程工业现行记录仪的硬件架构；相对制造/流程工业记录仪，快速记录仪的采 样频率提升了 3个数量级，因此在原架构基础上需作相应的调整。鉴于多通道记录仪的元 器件参数存在分散性、参数分散性带来的误差以及不可避免的元器件温/时漂误差，事实 上记录仪精度相当程度上取决于消除或减少上述误差的技术的优劣；而克服工业现场的干 扰影响是提高记录仪精度的另一重要举措。同步数据采集需检测多个对象在同一时刻的状 态，例如加工中心的多轴检测控制要求各轴的检测量在同一个时间点上，电力行业亦要求 监测同一时间点上的多种电量参数，因此多通道记录仪设计时必须关注同步问题。最后，及 时采纳微电子行业的最新技术成果--充分发挥片上系统芯片SOC (System on Chip)集成 多功能的优势，挖掘微处理器空闲资源，有助于降低记录仪复杂度和成本、提升可靠性，因 此在快速记录仪的关键设计要件中将占有重要的一席。
发明内容
本发明的目的是克服现有技术的不足，提供一种基于多机协同架构的快速记录 仪及自标定和多机协同方法。基于多机协同架构的快速记录仪包括第一信号调理模块、第二信号调理模块、第 三信号调理模块、第四信号调理模块、第一下位机MCU模块、第二下位机MCU模块、双口 RAM模块、基准电压源模块、模拟开关模块、上位机MCU模块、SDRAM模块、光电隔离模块、USB接 口、显示模块；第一信号调理模块、第二信号调理模块与第一下位机MCU模块相连，第三信 号调理模块、第四信号调理模块与第二下位机MCU模块相连，第一下位机MCU模块、第二下 位机MCU模块与双口 RAM模块、基准电压源模块、上位机MCU模块相连，基准电压源模块与 模拟开关模块、第一信号调理模块、第二信号调理模块、第三信号调理模块、第四信号调理 模块相连，模拟开关模块、双口 RAM模块与上位机MCU模块相连，上位机MCU模块与SDRAM模 块、光电隔离模块、显示模块相连，光电隔离模块与USB接口相连；上位机MCU模块、下位机 MCU模块、双口 RAM模块组成多机协同架构；双口 RAM模块将存储空间分为8个8KX8bits 的子空间，为第一下位机MCU模块的2个ADC和第二下位机MCU模块的2个ADC各分配一个 采样数据缓存区和采样数据传输区，为每个ADC分配的采样数据缓存区和采样数据传输区 定时切换；上电初始化时，离线构建每个ADC的自标定多项式；记录仪的第一路模拟输入信 号经第一调理模块放大、滤波调理后至第一下位机MCU模块的第一个ADC、经第二调理模块 放大、滤波调理后至第一下位机MCU模块的第二个ADC、经第三调理模块放大、滤波调理后 至第二下位机MCU模块的第一个ADC、经第四调理模块放大、滤波调理后至第一下位机MCU 模块的第二个ADC，第一、二下位机MCU模块接收来自上位机MCU模块的第10计数/定时 器输出的时钟信号、并进行4个ADC同步采样和数字滤波、数字滤波处理后的采样数据写入
双口 RAM中与各ADC--对应的采样数据缓存区，上位机逐一读取双口 RAM中4个采样
数据传输区的数据、写入SDRAM模块、定时切换双口 RAM的采样数据缓存区和采样数据传输 区，上位机根据上电初始化时离线构建的自标定多项式在线校正采样数据、显示采样数据、 启动USB接口上传采样数据或转存U盘。 所述的基准电压源模块、模拟开关模块、第一 / 二 /三/四个信号调理模块、第一 / 二下位机MCU模块和上位机MCU模块的电路模拟电路电源Vcc与电容Cl的一端、电容 C2的一端、芯片ADR3433的Vin端相连，电容Cl的另一端与电容C2的另一端并联后接地， 芯片ADR3433的GND端接地，芯片ADR3433的Vout端与电阻R8的一端、电容C3的一端、电 容C4的一端、芯片⑶4051的7 IN/OUT端、第一下位机MCU模块的VREFO端、第一下位机 MCU模块的VERFl端、第二下位机MCU模块的VREFO端、第二下位机MCU模块的VERFl端相 连，电容C3的另一端、电容C4的另一端并联后接地，电阻R8的另一端与电阻R9的一端、芯 片⑶4051的6 IN/OUT端相连，电阻R9的另一端与电阻RlO的一端、芯片⑶4051的5 IN/ OUT端相连，电阻RlO的另一端与电阻Rll的一端、芯片⑶4051的4 IN/OUT端相连，电阻 Rll的另一端与电阻R12的一端、芯片⑶4051的3 IN/OUT端相连，电阻R12的另一端与电 阻Rl3的一端、芯片⑶4051的2 IN/0UT端相连，电阻Rl3的另一端与电阻R14的一端、芯片 ⑶4051的1 IN/0UT端相连，电阻R14的另一端与芯片⑶4051的0 IN/0UT端并联后接地， 芯片⑶4051的0UT/IN端与第一信号调理模块的IN+端、第二信号调理模块的IN+端、第三 信号调理模块的IN+端、第四信号调理模块的IN+端相连，芯片⑶4051的INH端与上位机 MCU模块的GPI0160端相连，芯片⑶4051的C端与上位机MCU模块的GPI0161端相连；芯 片⑶4051的B端与上位机MCU模块的GPI0162端相连；芯片⑶4051的A端与上位机MCU 模块的GPI0163端相连，上位机MCU模块的GPT_10_PWM_ EVT与第一信号调理模块的CLK 端、第二信号调理模块的CLK端、第三信号调理模块的CLK端、第四信号调理模块的CLK端、 第一下位机MCU的CNVSTR0端、第一下位机MCU的CNVSTR1端、第二下位机MCU的CNVSTR0
6端、第二下位机MCU的CNVSTR1端相连，第一信号调理模块的IN-端与第一信号调理模块的 GND端并联后接地，第一信号调理模块的OUT端与第一下位机MCU模块的AINO端相连，第一 信号调理模块的V+端与电容C6的一端、电容C7的一端、模拟电路电源Vcc相连，电容C7 的另一端接地，第一信号调理模块的Rx端和第一信号调理模块的V-端并联后与模拟电路 电源Vss、电容C6的另一端、电容C5的一端相连，电容C5的另一端接地，第二信号调理模块 的IN-端与第二信号调理模块的GND端并联后接地，第二信号调理模块的OUT端与第一下 位机MCU模块的Aim端相连，第二信号调理模块的V+端与电容C9的一端、电容ClO的一 端、模拟电路电源Vcc相连，电容ClO的另一端接地，第二信号调理模块的Rx端和第二信号 调理模块的V-端并联后与模拟电路电源Vss、电容C9的另一端、电容C8的一端相连，电容 C8的另一端接地，第三信号调理模块的IN-端与第三信号调理模块的GND端并联后接地，第 三信号调理模块的OUT端与第二下位机MCU模块的AINO端相连，第三信号调理模块的V+ 端与电容C12的一端、电容C13的一端、模拟电路电源Vcc相连，电容C13的另一端接地，第 三信号调理模块的Rx端和第三信号调理模块的V-端并联后与模拟电路电源Vss、电容C12 的另一端、电容Cll的一端相连，电容Cll的另一端接地，第四信号调理模块的IN-端与第 四信号调理模块的GND端并联后接地，第四信号调理模块的OUT端与第二下位机MCU模块 的Aim端相连，第四信号调理模块的V+端与电容C15的一端、电容C16的一端、模拟电路 电源Vcc相连，电容C16的另一端接地，第四信号调理模块的Rx端和第四信号调理模块的 V-端并联后与模拟电路电源Vss、电容C15的另一端、电容C14的一端相连，电容C14的另 一端接地。 自标定方法是由离线构建各采样通道的自标定多项式、以及根据自标定多项式 在线校正两部分组成记录仪上电初始化时，离线构建ADC模块通道失配的自标定多项式； 以及在线采样时基于通道失配的自标定多项式，进行ADC模块通道失配的自标定；基准电 压经7个电阻分压得到8个基准电压V1、V2、V3、V4、V5、V6、V7、V8，记录仪上电初始化时，启 动通道的失配自标定多项式更新；通过八选一模拟开关⑶4051切换，基准电压按Vl到V8 的顺序依次送至第一信号调理模块，经第一下位机MCU的AINO端模数转换后依次得到的转 换值Dl到D8。下位机MCU模块根据8个基准电压值Vl到V8和8个模数转换值Dl到D8， 作η次多项式拟合
权利要求
1.一种基于多机协同架构的快速记录仪，其特征在于记录仪由第一信号调理模块、 第二信号调理模块、第三信号调理模块、第四信号调理模块、第一下位机MCU模块、第二下 位机MCU模块、双口 RAM模块、基准电压源模块、模拟开关模块、上位机MCU模块、SDRAM模 块、光电隔离模块、USB接口、显示模块组成；第一信号调理模块、第二信号调理模块与第一 下位机MCU模块相连，第三信号调理模块、第四信号调理模块与第二下位机MCU模块相连， 第一下位机MCU模块、第二下位机MCU模块与双口 RAM模块、基准电压源模块、上位机MCU模 块相连，基准电压源模块与模拟开关模块、第一信号调理模块、第二信号调理模块、第三信 号调理模块、第四信号调理模块相连，模拟开关模块、双口 RAM模块与上位机MCU模块相连， 上位机MCU模块与SDRAM模块、光电隔离模块、显示模块相连，光电隔离模块与USB接口相 连；上位机MCU模块、下位机MCU模块、双口 RAM模块组成多机协同架构；双口 RAM模块将存 储空间分为8个8KX 8bits的子空间，为第一下位机MCU模块的2个ADC和第二下位机MCU 模块的2个ADC各分配一个采样数据缓存区和采样数据传输区，为每个ADC分配的采样数 据缓存区和采样数据传输区定时切换；上电初始化时，离线构建每个ADC的自标定多项式； 记录仪的第一路模拟输入信号经第一调理模块放大、滤波调理后至第一下位机MCU模块的 第一个ADC、经第二调理模块放大、滤波调理后至第一下位机MCU模块的第二个ADC、经第 三调理模块放大、滤波调理后至第二下位机MCU模块的第一个ADC、经第四调理模块放大、 滤波调理后至第一下位机MCU模块的第二个ADC，第一、二下位机MCU模块接收来自上位机 MCU模块的第10计数/定时器输出的时钟信号、并进行4个ADC同步采样和数字滤波、数字 滤波处理后的采样数据写入双口 RAM中与各ADC——对应的采样数据缓存区，上位机逐一 读取双口 RAM中4个采样数据传输区的数据、写入SDRAM模块、定时切换双口 RAM的采样数 据缓存区和采样数据传输区，上位机根据上电初始化时离线构建的自标定多项式在线校正 采样数据、显示采样数据、启动USB接口上传采样数据或转存U盘。
2.根据权利要求1所述的一种基于多机协同架构的快速记录仪，其特征在于所述的基 准电压源模块、模拟开关模块、第一 / 二 /三/四个信号调理模块、第一 / 二下位机MCU模 块和上位机MCU模块的电路为模拟电路电源Vcc与电容Cl的一端、电容C2的一端、芯片 ADR3433的Vin端相连，电容Cl的另一端与电容C2的另一端并联后接地，芯片ADR3433的 GND端接地，芯片ADR3433的Vout端与电阻R8的一端、电容C3的一端、电容C4的一端、芯 片⑶4051的7 IN/OUT端、第一下位机MCU模块的VREFO端、第一下位机MCU模块的VERFl 端、第二下位机MCU模块的VREFO端、第二下位机MCU模块的VERFl端相连，电容C3的另 一端、电容C4的另一端并联后接地，电阻R8的另一端与电阻R9的一端、芯片⑶4051的6 IN/OUT端相连，电阻R9的另一端与电阻RlO的一端、芯片⑶4051的5 IN/OUT端相连，电 阻RlO的另一端与电阻Rll的一端、芯片⑶4051的4 IN/OUT端相连，电阻Rll的另一端与 电阻R12的一端、芯片⑶4051的3 IN/OUT端相连，电阻R12的另一端与电阻R13的一端、 芯片⑶4051的2 IN/0UT端相连，电阻R13的另一端与电阻R14的一端、芯片⑶4051的1 IN/0UT端相连，电阻R14的另一端与芯片⑶4051的0 IN/0UT端并联后接地，芯片⑶4051 的0UT/IN端与第一信号调理模块的IN+端、第二信号调理模块的IN+端、第三信号调理模 块的IN+端、第四信号调理模块的IN+端相连，芯片⑶4051的INH端与上位机MCU模块的 GPI0160端相连，芯片CD4051的C端与上位机MCU模块的GPI0161端相连；芯片CD4051的B 端与上位机MCU模块的GPI0162端相连；芯片⑶4051的A端与上位机MCU模块的GPI0163端相连，上位机MCU模块的GPT_10_PWM_ EVT与第一信号调理模块的CLK端、第二信号调理 模块的CLK端、第三信号调理模块的CLK端、第四信号调理模块的CLK端、第一下位机MCU的 CNVSTR0端、第一下位机MCU的CNVSTR1端、第二下位机MCU的CNVSTR0端、第二下位机MCU 的CNVSTR1端相连，第一信号调理模块的IN-端与第一信号调理模块的GND端并联后接地， 第一信号调理模块的OUT端与第一下位机MCU模块的AINO端相连，第一信号调理模块的 V+端与电容C6的一端、电容C7的一 端、模拟电路电源Vcc相连，电容C7的另一端接地，第 一信号调理模块的Rx端和第一信号调理模块的V-端并联后与模拟电路电源Vss、电容C6 的另一端、电容C5的一端相连，电容C5的另一端接地，第二信号调理模块的IN-端与第二 信号调理模块的GND端并联后接地，第二信号调理模块的OUT端与第一下位机MCU模块的 A im端相连，第二信号调理模块的V+端与电容C9的一端、电容ClO的一端、模拟电路电源 Vcc相连，电容ClO的另一端接地，第二信号调理模块的Rx端和第二信号调理模块的V-端 并联后与模拟电路电源Vss、电容C9的另一端、电容C8的一端相连，电容C8的另一端接地， 第三信号调理模块的IN-端与第三信号调理模块的GND端并联后接地，第三信号调理模块 的OUT端与第二下位机MCU模块的AINO端相连，第三信号调理模块的V+端与电容C12的 一端、电容C13的一端、模拟电路电源Vcc相连，电容C13的另一端接地，第三信号调理模块 的Rx端和第三信号调理模块的V-端并联后与模拟电路电源Vss、电容C12的另一端、电容 Cll的一端相连，电容Cll的另一端接地，第四信号调理模块的IN-端与第四信号调理模块 的GND端并联后接地，第四信号调理模块的OUT端与第二下位机MCU模块的Aim端相连， 第四信号调理模块的V+端与电容C15的一端、电容C16的一端、模拟电路电源Vcc相连，电 容C16的另一端接地，第四信号调理模块的Rx端和第四信号调理模块的V-端并联后与模 拟电路电源Vss、电容C15的另一端、电容C14的一端相连，电容C14的另一端接地。
3. 一种使用如权利要求1所述记录仪的自标定方法，其特征在于快速记录仪采样数 据校正由离线构建各采样通道的自标定多项式、以及根据自标定多项式在线校正两部分组 成记录仪上电初始化时，离线构建ADC模块通道失配的自标定多项式；以及在线采样时基 于通道失配的自标定多项式，进行ADC模块通道失配的自标定；基准电压经7个电阻分压得 到8个基准电压VI、V2、V3、V4、V5、V6、V7、V8，记录仪上电初始化时，启动通道的失配自标 定多项式更新；通过八选一模拟开关⑶4051切换，基准电压按Vl到V8的顺序依次送至第 一信号调理模块，经第一下位机MCU的AINO端模数转换后依次得到的转换值Dl到D8 ；下位机MCU模块根据8个基准电压值Vl到V8和8个模数转换值Dl到D8，作η次多项 式拟合Fr1 =a0 +CX1D1+ C2D12 +K +axD{LV2=a0 +S1D2 +S2D^ +K +SnLif(丄)V9 = a0 +(Z1D8 +O2Ds2 +K +axDzn通过拟合可得系数A构成的列向量A : A = (DrtDr)-1DrtVr(2)其中\为Vi构成的列向量，De为Di的0次至η次幂组成的矩阵；第一下位机MCU的AINO端通道失配自标定多项式的列向量A生成后，切换到第一下位 机MCU的Aim端进行通道间失配自标定；以此类推，逐一生成各ADC通道对应的失配自标 定多项式的列向量A ；记录仪上电初始化结束后转入在线采样，设待测量电压Vx，对应模数转换值Dx，则通 过以下多项式求得待测电压Vx
4. 一种使用如权利要求1记录仪的多机协同方法，其特征在于快速记录仪采用上下 位机MCU模块的闲置资源，下位机MCU模块的AD同步采样时钟信号及信号调理模块的截止 频率时钟信号均来自上位机MCU模块的第10计数/定时器输出；现场信号经LTC1569为核 心的信号调理模块放大、滤波调理，调理后的信号由下位机MCU模块的C8051F060芯片片内 集成的ADC以4倍于用户给定的采样频率采样，采样数据送原始采样数据暂存区，每4个原 始采样数据由下位机按下式
全文摘要
本发明公开一种基于多机协同架构的快速记录仪及其自标定和多机协同方法。快速记录仪由4个信号调理模块、2个下位机MCU模块、双口RAM模块、上位机MCU模块、SDRAM模块、基准电压源模块、USB接口和显示模块组成，双下位机MCU模块+双口RAM模块+上位机MCU模块构成记录仪的多机协同架构，每个下位机MCU片内集成2个ADC、双下位机共4个ADC均由上位机闲置的计数/定时器提供AD同步采样的时钟信号；借助多机协同架构使采样、缓存、传输、存储、校正、显示、上传或转存等按序串行操作转化成同时进行的高效并行操作；根据离线生成的自标定多项式在线校正采样数据、提高了记录仪的精度；记录仪输入端采用模拟、数字双重滤波技术，再结合输出端的光电隔离USB通信，使快速记录仪具有优良的抗干扰性能。
文档编号G05B19/418GK102074055SQ20111000028
公开日2011年5月25日 申请日期2011年1月4日 优先权日2011年1月4日
发明者丁程, 仲玉芳, 吴明光, 徐晓忻, 扬江, 黄忠 申请人:丁程, 浙江大学