专利名称：一种多内模并联型重复控制器的利记博彩app
技术领域：
本实用新型提出了一种多内模并联型重复控制器，用于根据各次谐波幅值的分布 规律，单独灵活地调节各次谐波的增益系数，从而实现系统快速无静差跟踪或消除的目的， 属于工业控制的重复控制器领域。
背景技术：
多年来，周期性信号的跟踪和扰动抑制补偿问题一直是众多研究人员关注的课 题，而基于内模原理的重复控制就是一种十分有效的控制手段。一般的重复控制器采用延 迟时间τ为Τ。的延迟环节的正反馈形式来构造基波周期为Τ。的周期信号
的内模，并将之嵌入控制回路中，从而能够对该种周期性信号(包括正弦基波及其各次谐 波)实施静态无差跟踪控制或扰动消除，但是无法根据各次谐波幅值分布的规律单独灵活 的调节各次谐波增益，同时该类重复控制器由输入到输出的延迟时间为基波周期T。，其响 应速度相对较慢，并且实际当中重复控制器多以数字方式z_7(l-z_N)(其中N = T。/Ts为整 数，Ts为采样时间)实现该周期性信号的内模，其所占用的内存单元数目至少为N。然而在 实际应用中，需要跟踪或消除的各次谐波幅值的分布并不是均勻的，例如三相整流负载给 电源系统所造成的谐波污染大部分集中于故士 1 (k = 1，2，...)次谐波频率处，其他次谐波 频率处的谐波幅值则很小。若采用一般的重复控制器来消除这类谐波，会出现周期性扰动 消失非常缓慢的现象，往往无法满足实际系统对控制性能的要求。若能提出新的重复控制 器，根据各次谐波幅值的分布规律，单独灵活地调节各次谐波的增益系数，并通过改造控制 器中信号的内模，将其控制延迟时间缩短，将能够大大提高系统消除扰动的速度。因此仍有 必要对重复控制技术做进一步的研究。
发明内容技术问题本实用新型的目的是提出一种新型重复控制器，该重复控制器由η个 子重复控制器模块组并联组成，其中各子重复控制模块分别用于不同的特定次谐波的无静 差跟踪或消除，从而可根据各次谐波幅值分布的具体情况，单独调节相应的子重复控制器 模块组的增益系数，通过并行计算的方式达到更快实现系统无静差跟踪或消除的目的。技术方案本实用新型为实现上述目的，采用如下技术方案本实用新型的一种多内模并联型重复控制器，包括以并联方式组合的η个子重复 控制器模块组和一个加法环，其中所述重复控制器的输入端分别接每个子重复控制器模块 组的输入端，每个子重复控制器模块组的输出端接加法环的输入端，其中η为大于1的自然数。所述每个子重复控制器模块组都包括重复控制增益模块、指数增益模块、时间延 迟模块和加法环，其中重复控制增益模块的输出端和时间延迟模块的输出端接加法环的输 入端，加法环的输出端串接指数增益模块后接时间延迟模块的输入端。[0008]所述时间延迟模块的输出端串接低通滤波器，所述加法环的输出端串接相位超前 补偿模块。所述时间延迟模块为模拟或数字时间延迟模块。有益效果1、本实用新型所提出的多内模并联型重复控制器可根据各次谐波幅值分布的规 律，确定相应的子重复控制增益系数，从而既可实现对所有次谐波的无静差跟踪或扰动抑 制，又能极大地提高系统消除扰动的速度。2、本实用新型所提出的多内模并联型重复控制器中η个子重复控制器模块组是 并联组合成的，而每一个子重复控制器模块组都可消除或跟踪特定次的谐波，以第Ui = 0，1，...，Π-1)个子重复控制器模块组为例，跟踪或消除(士nk+i)次谐波，所以每一个内 模都可视为一个独立的重复控制器进行设计其重复控制增益系数，所以增加了设计的灵活 性。3、本实用新型所提出的多内模并联型重复控制器中η个子重复控制器模块组是 并联方式组成的，其总延迟时间只相当于一个时间延迟环节的延迟时间为(Τ。/η) <<Τ。， 因此响应速度要比一般的重复控制器快得多。4、本实用新型所提出的多内模并联型重复控制器统一了多种重复控制器的表 达形式，如文献 Keliang Zhou 等所著的"Dual-mode structure digital repetitive control, “ Automatica，vol. 43，pp. 546-554，2007 — 文中所应用的双模重复控制 器是本发明多内模并联型重复控制器当η = 2时的特例；文献Keliang 等所著 的"Zero-phase Odd-harmonic Repetitive Controller for a Single-phase PffM InverterMEEE Trans, on Power Electronics, Vol. 21,No. l,pp. 193-201，2006 —文中所 应用的奇次谐波重复控制器是本发明多内模并联型重复控制器当η = 2和Ic1 = 0时的特 例；而一般的重复控制器可由本发明多内模并联型重复控制器令η = 1得到。
图1是本实用新型提出的多内模并联型重复控制器。图2是图1的数字实现形式，为多内模并联型数字重复控制器。图3是在图1基础上加入低通滤波环节和相位超前补偿环节的改进的多内模并联 型重复控制器。图4是图3的数字实现形式，为改进的多内模并联型数字重复控制器。图5是多内模并联型数字重复控制器叠加一般反馈控制器的控制系统结构框图。
具体实施方式
以下结合附图对实用新型的技术方案进行详细说明本实用新型所提出的多内模并联型重复控制器结构框图如图1所示，其传递函数 为⑷+训+…+細+..ο)
eKs)
权利要求1.一种多内模并联型重复控制器，其特征在于包括以并联方式组合的η个子重复控制 器模块组和一个加法环，其中所述重复控制器的输入端分别接每个子重复控制器模块组的 输入端，每个子重复控制器模块组的输出端接加法环的输入端，其中η为大于1的自然数。
2.根据权利要求1所述的一种多内模并联型重复控制器，其特征在于所述每个子重复 控制器模块组都包括重复控制增益模块、指数增益模块、时间延迟模块和加法环 其中重复 控制增益模块的输出端和时间延迟模块的输出端接加法环的输入端，加法环的输出端串接 指数增益模块后接时间延迟模块的输入端。
3.根据权利要求2所述的一种多内模并联型重复控制器，其特征在于所述时间延迟模 块的输出端串接低通滤波器，所述加法环的输出端串接相位超前补偿模块。
4.根据权利要求2所述的一种多内模并联型重复控制器，其特征在于所述时间延迟模 块为模拟或数字时间延迟模块。
专利摘要本实用新型公布了一种多内模并联型重复控制器，所述控制器包括以并联方式组合的n个子重复控制器模块组和一个加法环，其中第i(i＝0，1，...，n-1)个子重复控制器模块组用于实现对(±nk+i)次谐波的无静差跟踪或消除，每个子重复控制器模块组包括一个重复控制增益模块，一个指数增益模块、一个时间延迟模块和一个加法环。为提高控制系统稳定性和抗干扰能力，还给出了加入低通滤波器和相位超前补偿器的改进的多内模并联型重复控制器以满足实际应用的要求。
文档编号G05B11/32GK201845192SQ201020276758
公开日2011年5月25日 申请日期2010年7月30日 优先权日2010年7月30日
发明者卢闻州, 周克亮, 杨云虎 申请人:东南大学