一种实现时间间隔测量的系统及方法
【专利摘要】本发明公开了一种实现时间间隔测量的系统及方法，用于简单精确地实现时间间隔测量，该系统包括：粗编码电路、第一细编码电路、第二细编码电路及编码转换输出电路；粗编码电路用于记录在开始信号与结束信号之间系统时钟的周期个数，并将周期个数转换为粗编码结果进行输出；第一细编码电路及第二细编码电路均包括移相器、触发器组及细编码器，移相器用于将系统时钟转换为N个移相时钟；每个触发器的输入端用于接收一个移向时钟、时钟端用于接收开始信号；细编码器用于将触发器组输出的触发结果转换为第一细编码结果或第二细编码结果进行输出；编码转换输出电路用于根据粗编码结果、第一细编码结果及第二细编码结果输出时间间隔测量结果。
【专利说明】一种实现时间间隔测量的系统及方法
【技术领域】
[0001]本发明涉及时间测量【技术领域】，具体涉及一种实现时间间隔测量的系统及方法。【背景技术】
[0002]时间有两种含义,一种是指时间坐标系中的某一时刻；另一种是指时间间隔，即在时间坐标系中两个时刻之间的持续时间，时间间隔测量属于时间测量的范畴。时间间隔测量技术在通信、雷达、卫星及导航定位等领域都有着非常重要的作用。
[0003]电子计数法是一种时间间隔测量方法，已经在许多领域获得了实际应用，其测量原理参见图1所示，为了测量开始信号(Start)与结束信号(Stop)之间的时间间隔！；可以通过计算量化时钟Clk的周期个数N-M获得，则其测量的时间间隔为:TX’ = Τ3 =(N-M).!；，！；为量化时钟周期。从图中可以看出，Tx并不一定等于Τχ’，实际的时间间隔为Tx = Τ3+Τ1-Τ2，Τ1为开始信号上升沿与下一个量化时钟上升沿之间的时间间隔、Τ2为结束信号上升沿与下一个量化时钟上升沿之间的时间间隔。因此，电子计数法存在的测量误差为 Λ = Τ1-Τ2。
[0004]在现有技术中，为了减小电子计数法测量时间间隔的误差，可以对T1与T2进行再次测量，例如延迟线内插法。但是，该方法中延迟单元结构复杂、且各个延迟单元延迟时间不相等并可能由于自身温度和供电电压变化引起随机变化，导致时间间隔测量实现复杂且结果不稳定。
【发明内容】
[0005]有鉴于此，本发明实施例中提供一种实现时间间隔测量的系统及方法，以解决现有技术中时间间隔测量实现复杂且结果不稳定的技术问题。
[0006]为解决上述问题，本发明提供的技术方案如下:
[0007]一种实现时间间隔测量的系统，所述系统包括:
[0008]粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路；所述粗编码电路、所述第一细编码电路以及所述第二细编码电路的输入端与系统时钟相连、输出端与所述编码转换输出电路连接；
[0009]所述粗编码电路用于记录在检测到开始信号与检测到结束信号时间段内所述系统时钟的周期个数，并将所述系统时钟的周期个数转换为粗编码结果进行输出；
[0010]所述第一细编码电路包括移相器、触发器组以及细编码器，所述移相器用于将所述系统时钟转换为N个移相时钟，所述触发器组包括N个触发器，每个所述触发器的输入端用于接收一个所述移向时钟、时钟端用于接收所述开始信号；所述细编码器用于将所述触发器组输出的触发结果转换为第一细编码结果进行输出；
[0011]所述第二细编码电路的内部结构与所述第一细编码电路相同，每个所述触发器的输入端用于接收一个所述移向时钟、时钟端用于接收所述结束信号；所述细编码器用于将所述触发器组输出的触发结果转换为第二细编码结果进行输出；[0012]所述编码转换输出电路用于根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
[0013]相应的，所述粗编码电路包括:计数器以及粗编码器；所述计数器的输入端接收开始信号、结束信号以及系统时钟，所述计数器的输出端与所述粗编码器相连；
[0014]所述计数器用于记录在检测到所述开始信号与检测到所述结束信号时间段内所述系统时钟的周期个数，向所述粗编码器输出所述系统时钟的周期个数并清零；
[0015]所述粗编码器用于将所述系统时钟的周期个数转换为粗编码结果进行输出。
[0016]相应的，所述粗编码电路包括:第一触发器、第二触发器、计数器以及粗编码器；所述第一触发器的输入端接收高电平信号、时钟端接收开始信号、输出端与所述计数器相连；所述第二触发器的输入端接收高电平信号、时钟端接收结束信号、输出端与所述计数器相连；所述计数器的输入端还接收系统时钟，所述计数器的输出端与所述粗编码器、所述第一触发器的清零端以及所述第二触发器的清零端相连；
[0017]所述第一触发器用于将所述开始信号转换为扩宽开始信号；
[0018]所述第二触发器用于将所述结束信号转换为扩宽接收信号；
[0019]所述计数器用于记录在检测到所述扩宽开始信号与检测到所述扩宽结束信号时间段内所述系统时钟的周期个数，向所述粗编码器输出所述系统时钟的周期个数、清零并触发所述第一触发器、所述第二触发器清零；
[0020]所述粗编码器用于将所述系统时钟的周期个数转换为粗编码结果进行输出。
[0021]相应的，所述细编码器包括:触发器组输出汇总单元、状态机以及细编码输出单元;
[0022]所述触发器组输出汇总单元用于接收所述触发器组输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
[0023]所述状态机用于保存所述触发器组输出汇总结果与细编码结果之间的对应关系;
[0024]所述细编码输出单元用于将所述触发器组输出汇总结果对应的细编码结果作为第一细编码结果或者第二细编码结果进行输出。
[0025]相应的，所述编码转换输出电路包括:减法器、编码汇总单元；所述减法器的输入端与所述第一细编码电路的输出端、所述第二细编码电路的输出端相连；所述减法器的输出端与编码汇总单元的输入端相连；所述粗编码电路的输出端与编码汇总单元的输入端相连；
[0026]所述减法器用于计算所述第一细编码结果与所述第二细编码结果的差值；
[0027]所述编码汇总单元用于根据所述差值以及所述粗编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
[0028]相应的，所述移相器为锁相环PLL或者延迟锁相环DLL。
[0029]一种实现时间间隔测量的方法，所述方法应用于实现时间间隔测量的系统，所述系统包括:粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路；所述方法包括:
[0030]所述粗编码电路记录在检测到开始信号与检测到结束信号时间段内系统时钟的周期个数，并将所述系统时钟的周期个数转换为粗编码结果进行输出；[0031]所述第一细编码电路中的移相器将所述系统时钟转换为N个移相时钟；所述第一细编码电路中的每个触发器输入端接收一个所述移向时钟、时钟端接收所述开始信号；所述第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出；
[0032]所述第二细编码电路中的移相器将所述系统时钟转换为N个移相时钟；所述第二细编码电路中的每个触发器输入端接收一个所述移向时钟、时钟端接收所述结束信号；所述第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出；
[0033]所述编码转换输出电路根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
[0034]相应的，所述方法还包括:
[0035]粗编码电路中的第一触发器将所述开始信号转换为扩宽开始信号；
[0036]粗编码电路中的第二触发器将所述结束信号转换为扩宽接收信号；
[0037]所述粗编码电路记录在检测到开始信号与检测到结束信号时间段内所述系统时钟的周期个数，包括:
[0038]所述粗编码电路记录在检测到所述扩宽开始信号与检测到所述扩宽结束信号时间段内所述系统时钟的周期个数。
[0039]相应的，所述第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出，包括:
[0040]所述第一细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
[0041]根据保存的所述触发器组输出汇总结果与细编码结果之间的对应关系，将所述触发器组输出汇总结果对应的细编码结果作为第一细编码结果进行输出；
[0042]所述第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出，包括:
[0043]所述第二细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
[0044]根据保存的所述触发器组输出汇总结果与细编码结果之间的对应关系，将所述触发器组输出汇总结果对应的细编码结果作为第二细编码结果进行输出。
[0045]相应的，所述编码转换输出电路根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果，包括:
[0046]所述编码转换输出电路计算所述第一细编码结果与所述第二细编码结果的差值；
[0047]根据所述差值以及所述粗编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
[0048]由此可见，本发明实施例具有如下有益效果:
[0049]本发明实施例实现时间间隔测量主要由粗编码电路与细编码电路完成，由粗编码电路进行系统时钟周期个数的计数，即测量整个时间间隔的主时间段，由细编码电路完成通过主时钟无法完成的计数,主要依靠移相器产生的各个移相时钟配合完成小于主时钟周期时间段的测量。时间间隔测量系统的硬件主要结构由计数器、触发器、移相器组成，整个结构较为简单；利用硬件中的时钟发生器产生若干个稳定且精度高的移相时钟来测量小于系统周期的时间段，可以使测量结果稳定精确，从而实现简易、稳定且精度高的时间间隔测量。
【专利附图】
【附图说明】
[0050]图1为实现时间间隔测量的原理示意图；
[0051]图2为本发明实施例中实现时间间隔测量的系统实施例一的示意图；
[0052]图3为本发明实施例中粗编码电路实施例的示意图；
[0053]图4为本发明实施例中粗编码电路实施例的信号时序图；
[0054]图5为本发明实施例中细编码电路实施例的示意图；
[0055]图6为本发明实施例中细编码电路实施例的信号时序图；
[0056]图7为本发明实施例中象限定义的示意图；
[0057]图8为本发明实施例中实现时间间隔测量的系统实施例二的示意图；
[0058]图9为本发明实施例中实现时间间隔测量示例的输入信号时序图；
[0059]图10为本发明实施例实现时间间隔测量示例中的粗编码结果时序图；
[0060]图11为本发明实施例实现时间间隔测量示例中的细编码结果时序图；
[0061]图12为本发明实施例中实现时间间隔测量的方法实施例的流程图。
【具体实施方式】
[0062]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明实施例作进一步详细的说明。
[0063]本发明实施例提供的实现时间间隔测量的系统及方法，是针对现有技术中时间间隔测量实现复杂且结果不稳定的技术问题，提出利用数字集成电路内嵌的时钟发生器PLL (Phase Locked Loop,锁相环)或者DLL (Delay Locked Loop,延迟锁相环)来产生延迟单元，数字集成电路可以为FPGA (Field Programmable Gate Array,现场可编程门阵列)。具体的，使用时钟发生器根据系统时钟实现多个角度的移相，移相度数为360° /N，N为移相数量，是正整数，则系统的最大误差便为T/N，T为系统主时钟周期，整个结构主要由粗编码和细编码完成，粗编码主要完成整个时间测量的主要时间段测量，细编码则完成通过主时钟无法完成的计数，主要依靠移相的各个时钟配合完成。
[0064]基于上述思想，参见图2所示，是本发明实施例中提供的实现时间间隔测量的系统实施例一，该系统可以包括:
[0065]粗编码电路201、第一细编码电路202、第二细编码电路203以及编码转换输出电路 204。
[0066]粗编码电路201、第一细编码电路202以及第二细编码电路203的输入端均与系统时钟相连，粗编码电路201、第一细编码电路202以及第二细编码电路203的输出端均与编码转换输出电路连接。
[0067]粗编码电路201用于记录在检测到开始信号与检测到结束信号时间段内系统时钟的周期个数，并将系统时钟的周期个数转换为粗编码结果进行输出。[0068]粗编码电路可以用于完成主要时间段测量，即输出图1中的T3时间段对应的粗编码结果。将系统时钟的周期个数转换为粗编码结果，当后续细编码结果为Τ1ΧT2，则粗编码结果该为周期个数对应的二进制数值，当T1〈T2，则粗编码结果该为周期个数减一后对应的二进制数值。
[0069]第一细编码电路202包括移相器、触发器组以及细编码器，移相器用于将系统时钟转换为N个移相时钟，触发器组包括N个触发器，每个触发器的输入端用于接收一个移向时钟、时钟端用于接收开始信号；细编码器用于将触发器组输出的触发结果转换为第一细编码结果进行输出。其中，N为正整数。
[0070]细编码电路可以用于完成小于时钟周期的时间段测量，第一细编码电路可以用于测量开始信号沿到下一个系统时钟上升沿之间的时间间隔，即输出图1中的Tl时间段对应的细编码结果。
[0071]在本发明的一些实施例中，移相器可以为锁相环PLL或者延迟锁相环DLL，利用数字集成电路内嵌的时钟发生器PLL或DLL作为移相器，使移相时钟准确，移相器延迟时间相等，不会存在因自身温度和供电电压变化引起的随机变化，从而可以使对小于时钟周期的时间段测量更加准确。
[0072]触发器组中的触发器可以为D触发器，D触发器的真值表如表一所示，其含义为在时钟沿到来时刻，触发器输出端Q的输出触发为与触发器输入端D的输入一致。
[0073]表一 D触发器真值表
[0074]
【权利要求】
1.一种实现时间间隔测量的系统，其特征在于，所述系统包括: 粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路；所述粗编码电路、所述第一细编码电路以及所述第二细编码电路的输入端与系统时钟相连、输出端与所述编码转换输出电路连接； 所述粗编码电路用于记录在检测到开始信号与检测到结束信号时间段内所述系统时钟的周期个数，并将所述系统时钟的周期个数转换为粗编码结果进行输出； 所述第一细编码电路包括移相器、触发器组以及细编码器，所述移相器用于将所述系统时钟转换为N个移相时钟，所述触发器组包括N个触发器，每个所述触发器的输入端用于接收一个所述移向时钟、时钟端用于接收所述开始信号；所述细编码器用于将所述触发器组输出的触发结果转换为第一细编码结果进行输出； 所述第二细编码电路的内部结构与所述第一细编码电路相同，每个所述触发器的输入端用于接收一个所述移向时钟、时钟端用于接收所述结束信号；所述细编码器用于将所述触发器组输出的触发结果转换为第二细编码结果进行输出； 所述编码转换输出电路用于根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
2.根据权利要求1所述的系统，其特征在于，所述粗编码电路包括:计数器以及粗编码器；所述计数器的输入端接收开始信号、结束信号以及系统时钟，所述计数器的输出端与所述粗编码器相连； 所述计数器用于记 录在检测到所述开始信号与检测到所述结束信号时间段内所述系统时钟的周期个数，向所述粗编码器输出所述系统时钟的周期个数并清零； 所述粗编码器用于将所述系统时钟的周期个数转换为粗编码结果进行输出。
3.根据权利要求1所述的系统，其特征在于，所述粗编码电路包括:第一触发器、第二触发器、计数器以及粗编码器；所述第一触发器的输入端接收高电平信号、时钟端接收开始信号、输出端与所述计数器相连；所述第二触发器的输入端接收高电平信号、时钟端接收结束信号、输出端与所述计数器相连；所述计数器的输入端还接收系统时钟，所述计数器的输出端与所述粗编码器、所述第一触发器的清零端以及所述第二触发器的清零端相连； 所述第一触发器用于将所述开始信号转换为扩宽开始信号； 所述第二触发器用于将所述结束信号转换为扩宽接收信号； 所述计数器用于记录在检测到所述扩宽开始信号与检测到所述扩宽结束信号时间段内所述系统时钟的周期个数，向所述粗编码器输出所述系统时钟的周期个数、清零并触发所述第一触发器、所述第二触发器清零； 所述粗编码器用于将所述系统时钟的周期个数转换为粗编码结果进行输出。
4.根据权利要求1所述的系统，其特征在于，所述细编码器包括:触发器组输出汇总单元、状态机以及细编码输出单元； 所述触发器组输出汇总单元用于接收所述触发器组输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果； 所述状态机用于保存所述触发器组输出汇总结果与细编码结果之间的对应关系；所述细编码输出单元用于将所述触发器组输出汇总结果对应的细编码结果作为第一细编码结果或者第二细编码结果进行输出。
5.根据权利要求1所述的系统，其特征在于，所述编码转换输出电路包括:减法器、编码汇总单元；所述减法器的输入端与所述第一细编码电路的输出端、所述第二细编码电路的输出端相连；所述减法器的输出端与编码汇总单元的输入端相连；所述粗编码电路的输出端与编码汇总单元的输入端相连； 所述减法器用于计算所述第一细编码结果与所述第二细编码结果的差值； 所述编码汇总单元用于根据所述差值以及所述粗编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
6.根据权利要求1所述的系统，其特征在于，所述移相器为锁相环PLL或者延迟锁相环DLL。
7.一种实现时间间隔测量的方法，其特征在于，所述方法应用于实现时间间隔测量的系统，所述系统包括:粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路；所述方法包括: 所述粗编码电路记录在检测到开始信号与检测到结束信号时间段内系统时钟的周期个数，并将所述系统时钟的周期个数转换为粗编码结果进行输出； 所述第一细编码电路中的移相器将所述系统时钟转换为N个移相时钟；所述第一细编码电路中的每个触发器输入端接收一个所述移向时钟、时钟端接收所述开始信号；所述第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出； 所述第二细编码电路中的移相器将所述系统时钟转换为N个移相时钟；所述第二细编码电路中的每个触发器输入端接收一个所述移向时钟、时钟端接收所述结束信号；所述第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出； 所述编码转换输出电路根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括: 粗编码电路中的第一触发器将所述开始信号转换为扩宽开始信号； 粗编码电路中的第二触发器将所述结束信号转换为扩宽接收信号； 所述粗编码电路记录在检测到开始信号与检测到结束信号时间段内所述系统时钟的周期个数，包括: 所述粗编码电路记录在检测到所述扩宽开始信号与检测到所述扩宽结束信号时间段内所述系统时钟的周期个数。
9.根据权利要求7所述的方法，其特征在于， 所述第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出，包括: 所述第一细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果； 根据保存的所述触发器组输出汇总结果与细编码结果之间的对应关系，将所述触发器组输出汇总结果对应的细编码结果作为第一细编码结果进行输出； 所述第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出，包括: 所述第二细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果； 根据保存的所述触发器组输出汇总结果与细编码结果之间的对应关系，将所述触发器组输出汇总结果对应的细编码结果作为第二细编码结果进行输出。
10.根据权利要求7所述的方法，其特征在于，所述编码转换输出电路根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果，包括: 所 述编码转换输出电路计算所述第一细编码结果与所述第二细编码结果的差值；根据所述差值以及所述粗编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
【文档编号】G04F10/00GK104035320SQ201410267676
【公开日】2014年9月10日 申请日期:2014年6月16日 优先权日:2014年6月16日
【发明者】尹柱霞, 高鹏, 杨龙, 赵玉秋 申请人:沈阳东软医疗系统有限公司