信号拉偏器的制造方法
【技术领域】
[0001]本实用新型涉及一种信号拉偏器，特别是一种用于检测宇航产品在温度影响下所能承受最大拉偏值的信号拉偏器。
【背景技术】
[0002]航天电子设备在太空中受高低温环境影响，电信号会出现拉偏延时，严重时可导致产品失效。现有技术中，一般通过地面高低温环境试验对产品进行定性摸底，然而采用这种方式不能对信号进行定量的精确拉偏试验，且一旦出现问题，则在后期的产品调试、设计更改的代价较大。
【实用新型内容】
[0003]本实用新型的目的在于提供一种单片机输出信号拉偏器，解决航天单片机设备无法在前期调试阶段测试产品信号拉偏延时适应性、后期由于高低温试验受信号拉偏影响严重而导致产品失效需更改的问题。
[0004]为解决上述技术问题，本实用新型提供了一种信号拉偏器，包括信号处理模块、拉偏控制模块、转接模块和I/O模块；
[0005]信号处理模块分别与拉偏控制模块、转接模块和I/O模块相连接；
[0006]转接模块用于与外部上位机相连接；
[0007]拉偏控制模块用于响应控制输入，设定拉偏时间；
[0008]信号处理模块用于:
[0009]读取拉偏控制模块上设定的拉偏时间；
[0010]根据拉偏时间对转接模块接收到的信息进行拉偏，并通过I/O模块发送至外部设备。
[0011 ]作为优选的，拉偏控制模块设有拨码开关；
[0012]拨码开关用于设定拉偏时间。
[0013]作为优选的，拉偏控制模块设有四组拨码开关;每一组拨码开关表征O至255ns之间的连续拉偏位置。
[0014]作为优选的，包括上层印制板和下层印制板；
[0015]拉偏控制模块和信号处理模块设于上层印制板上；
[0016]转接模块和I/O模块设于下层印制板上；
[0017]上层印制板与下层印制板之间通过柔性PCB相连接。
[0018]作为优选的，转接模块的信号输入接口与外部上位机的信号输出接口相匹配;I/O模块的信号输出接口与外部设备的信号输入接口相连接。
[0019]作为优选的，信号处理模块为CPLD模块。
[0020]作为优选的，CPLD模块包括晶振电路。
[0021]作为优选的，拨码开关的外围设有上拉和下拉电路。
[0022]本实用新型的单片机输出信号拉偏器的I/O模块接口与单片机一致，可直接替代单片机与母板连接，测试时无需其它转接设备;本实用新型的单片机输出信号拉偏器带有4路拨码开关，方便测试过程中手动调节各路信号拉偏量;本实用新型的单片机输出信号拉偏器采用层叠式结构，集成度高、尺寸小，达到了便于插拔、简单易用的效果。
【附图说明】
[0023]图1为本实用新型中一信号拉偏器的结构框图。
【具体实施方式】
[0024]为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的各实施方式进行详细的阐述。
[0025]本实用新型的第一实施方式涉及一种信号拉偏器，如图1所示，包括信号处理模块、拉偏控制模块3、转接模块和I/O模块4;信号处理模块分别与拉偏控制模块3、转接模块和I/O模块4相连接;转接模块用于与外部上位机相连接;拉偏控制模块用于响应控制输入和设定拉偏时间；信号处理模块用于:读取拉偏控制模块3上设定的拉偏时间；根据拉偏时间对转接模块接收到的信息进行拉偏，并通过I/O模块4发送至外部设备。
[0026]在本实施例中，信号处理模块为CPLD模块2，转接模块为单片机转接模块I，单片机转接模块I与外部单片机5相连接，I/O模块4与外部母版6相连接。
[0027]当本实施例的单片机输出信号拉偏器连接上单片机5并安装于母板6时，单片机5各路输出信号会按拨码开关设置值进行拉偏。采用该方式，可定量测试单片机设备在高低温环境下的信号拉偏适应性;且本实用新型的单片机输出信号拉偏器尺寸小，对外接口与单片机5—致，可直接与母板6插连;输入拉偏量利用拨码开关实现，操作简便快捷。
[0028]在本实施例中，所述单片机转接模块I设有与所述单片机5配套的接口，可与所述单片机5直接插连；将所述单片机5与外围设备通信用的四类输出信号WR、RD、ALE、Addr/Data通过印制板走线转送至所述CPLD模块2。
[0029]在本实施例中，拉偏控制模块3主要由4个八位拨码开关组成，分别对应WR、RD、ALE和Addr/Data信号的拉偏设置。每个拨码开关外围设计上拉和下拉电路，用来在电路驱动器关闭时固定相应的点为高电平和低电平，以防止电位漂移，并通过拨码可产生I个八位二进制数，代表将对应信号向后拉偏延时时间，单位为ns，可设置拉偏时间范围为0-255ns。所述拉偏控制模块3将4个拨码开关产生的4个二进制数值发送至所述CPLD模块2。
[0030]所述CPLD模块2主要由一片CPLD和外围晶振电路组成。其中，外围晶振电路由反相放大器和两片电容组成，反相放大器的两端接入晶振，两片电容分别接到晶振的两端且另一端分别接地，则两片电容串联值等于负载电容值，以产生相应的振荡频率。所述CPLD模块2依据从所述拉偏控制模块3接收到的各路信号拉偏数值，将所述单片机转接模块I输出的各路信号进行向后拉偏延时，并输出至所述I/O模块4。
[0031]所述I/O模块4设有与所述单片机5相同的对外接口，可替代所述单片机5直接与所述母板6插连。所述I/O模块4将所述CPLD模块2输出的拉偏信号转发至所述母板6。此外，所述I/O模块4从所述母板6获取5V电源、晶振频率信号、Data输入信号为所述CPLD模块2、所述单片机5所用。
[0032]所述单片机转接模块I和所述I/O模块4由一块印制板实现，所述CPLD模块2和所述拉偏控制模块3由另一块印制板实现，两块印制板之间通过柔性PCB走线通信，利用排针固定为上下两层的双层结构。
[0033]本实用新型的单片机输出信号拉偏器可对单片机5输出的WR、RD、ALE、Addr/Data信号分别实现0_255ns之间的拉偏延时，且接口可直接替代单片机5，尺寸小，操作简便。利用单片机输出信号拉偏器，可以将对航天单片机设备的信号拉偏适应性验证提前到产品调试、测试环节，无需等待产品成型后通过高低温试验验证，不仅提升了产品的可靠性，还避免了后期更改的高代价。
[0034]本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。
【主权项】
1.一种信号拉偏器，其特征在于，包括信号处理模块、拉偏控制模块、转接模块和I/O模块； 所述信号处理模块分别与所述拉偏控制模块、转接模块和I/o模块相连接； 所述转接模块用于与外部上位机相连接； 所述拉偏控制模块用于设定拉偏时间； 所述信号处理模块用于: 读取所述拉偏控制模块上设定的拉偏时间； 根据所述拉偏时间对所述转接模块接收到的信息进行拉偏，并通过所述I/o模块发送至外部设备。2.根据权利要求1所述的信号拉偏器，其特征在于，所述拉偏控制模块设有拨码开关； 所述拨码开关用于响应控制输入，设定拉偏时间。3.根据权利要求1所述的信号拉偏器，其特征在于，所述拉偏控制模块设有四组拨码开关;每一组所述拨码开关表征O至255ns之间的连续拉偏位置。4.根据权利要求1所述的信号拉偏器，其特征在于，包括上层印制板和下层印制板； 所述拉偏控制模块和信号处理模块设于所述上层印制板上； 所述转接模块和I/O模块设于所述下层印制板上； 所述上层印制板与所述下层印制板之间通过柔性PCB相连接。5.根据权利要求1所述的信号拉偏器，其特征在于，所述转接模块的信号输入接口与所述外部上位机的信号输出接口相匹配;所述I/O模块的信号输出接口与所述外部设备的信号输入接口相连接。6.根据权利要求1所述的信号拉偏器，其特征在于，所述信号处理模块为CPLD模块。7.根据权利要求6所述的信号拉偏器，其特征在于，所述CPLD模块包括晶振电路。8.根据权利要求2所述的信号拉偏器，其特征在于，所述拨码开关的外围设有上拉和下拉电路。
【专利摘要】本实用新型公开了一种信号拉偏器，包括信号处理模块、拉偏控制模块、转接模块和I/O模块；信号处理模块分别与拉偏控制模块、转接模块和I/O模块相连接；转接模块用于与外部上位机相连接；拉偏控制模块用于设定拉偏时间；信号处理模块用于：读取拉偏控制模块上设定的拉偏时间；根据拉偏时间对转接模块接收到的信息进行拉偏，并通过I/O模块发送至外部设备。利用本实用新型的单片机输出信号拉偏器，可精确模拟由于太空高低温环境引起的信号拉偏，便于使用单片机的航天设备在测试、调试环节验证产品的高低温适应性。
【IPC分类】G01R31/00
【公开号】CN205210209
【申请号】CN201520978889
【发明人】张维, 朱波, 魏然, 曹鲁英, 盖建宁, 沈宗月, 康岭, 王立胜
【申请人】上海宇航系统工程研究所
【公开日】2016年5月4日
【申请日】2015年12月1日