检测信号延迟时间的装置及方法
【技术领域】
[0001] 本发明涉及信号测试装置及方法，特别是涉及电路输出信号的延迟时间的测试装 置及方法。
【背景技术】
[0002] 随着半导体技术的蓬勃发展，集成电路（Integrated Circuit，1C)的执行功能及 性能要求也不断增加。然而随着半导体工艺的缩小，半导体组件的寄生电容的影响更加显 著。集成电路中部分组件的寄生电容会导致信号在集成电路中产生延迟。在评估集成电路 的性能时，信号延迟时间是重要参数之一。因此，如何准确及有效率的测量集成电路输出信 号的延迟时间为一项重要的课题。
[0003]目前业界大多使用示波器来测量延迟时间。示波器是针对输入的信号以一采样率 (sampling rate)对所述信号进行采样，并将所述信号采样的波形显示在示波器的屏幕上。 示波器测量及计算所采样及显示的波形用以得到输入信号的各项参数（如频率、振幅、延 迟时间等）。然而，示波器的价格相当昂贵。倘若仅需测量电路的输出信号的延迟时间，而 不需获得其它参数或者输出信号的波形时，为此需求添购示波器将会大幅增加成本并降低 竞争力。
[0004] 此外，随着科技的发展，信号处理速度及传递速度也大幅的增加。一般示波器的采 样率已经无法准确地对输入信号进行采样，故所采样到的波形难免有失真的情况，此失真 的情况或将导致所欲测量的信号参数有失准确。
[0005] 解决此一问题的方法一般有两种，一为使用更高采样率的示波器，二为将输入信 号降频，再进行取样。然而，具有高采样率的示波器意味着更昂贵的价格或更高的成本，如 上所述，此将大幅增加成本并降低竞争力。如果将输入信号降频再进行取样，则降频过程中 所产生的频率、电压电位、相位等偏差或将导致测量结果具有误差值。
【发明内容】
[0006] 因此，本发明的目的之一在于提供一种准确测量信号的延迟时间的方法，其可降 低成本，进而提升竞争力。
[0007] 本揭不的一实施例是一种检测信号延迟时间的方法，其包含：将第一信号及第二 信号输入至逻辑电路，以获得输出信号；测量所述输出信号的平均电压，以获得第一电压； 及根据所述第一电压与参考电压的差值确定所述第二信号相对于所述第一信号的延迟时 间。
[0008] 本揭示的一实施例是一种检测信号延迟时间的装置，其包含：待测电路、时钟产生 器、逻辑电路以及电压测量装置。待测电路包含输入端及输出端。时钟产生器包含连接待 测电路的输入端的输出端。逻辑电路包含第一输入端、第二输入端以及输出端，第一输入端 连接时钟产生器的输出端，第二输入端连接待测电路的输出端。电压测量装置连接逻辑电 路的输出端。
【附图说明】
[0009] 图1为根据本揭示的一实施例的检测信号延迟时间的框图。
[0010] 图2为根据本揭示的一实施例的检测信号延迟时间的方法的示意图。
[0011] 图3为根据本发明的一实施例的逻辑电路的示意图。
[0012] 图4为根据本发明的一实施例的逻辑电路的示意图。
[0013] 图5为根据本发明的一实施例的逻辑电路的示意图。
【具体实施方式】
[0014] 图1揭示根据本揭示的一实施例的检测信号延迟时间的框图。如图1所示，测试 板1可包含时钟产生器2、待测电路3、电力供应器4、逻辑电路5。
[0015] 测试板1可为印刷电路板（printed circuit board)或其它合适的电路版。印刷 电路板可为但不限于单面板、双面板或多层板。
[0016] 时钟产生器2为任何可根据需求产生不同频率的信号的电路。时钟产生器2的输 出端连接待测电路3的输入端以及逻辑电路5的第一输入端。
[0017] 待测电路3可为离散电路或集成电路。待测电路3的输出端连接逻辑电路5的第 二输入端。
[0018] 电力供应器4用以供应电源至时钟产生器2、待测电路3及逻辑电路5。
[0019] 逻辑电路5可根据其第一输入端的输入信号及第二输入端的输入信号的相位差 而确定所述输出信号的一工作周期（duty cycle)。换句话说，逻辑电路5可根据所述第一 输入端的输入信号及第二输入端的输入信号之间的逻辑值关系而确定输出信号的逻辑值。 根据本揭示的一实施例，逻辑电路5可为与门（AND gate)、与非门（NAND gate)、或门（0R gate)、或非门（NOR gate)、异或门（XOR gate)、触发器（flip flop)的一者或其组合。
[0020] 电压计6为可测量平均电压的电压计。根据本揭示的另一实施例，电压计为三用 电表。根据本揭示的另一实施例，电压计为可测量到小于10毫伏电压的三用电表。电压计 6连接逻辑电路5的输出端。
[0021] 时钟产生器2用以产生具有选定频率的第一信号，并将第一信号输入至待测电路 3的输入端及逻辑电路5的第一输入端。待测电路3根据第一信号产生第二信号，并将第二 信号输入至逻辑电路5的第二输入端。逻辑电路5根据第一输入端的第一信号及第二输入 端的第二信号产生输出信号。电压计6用以测量逻辑电路5的输出信号的平均电压值。
[0022] 图2为根据本揭示的一实施例的检测信号延迟时间的方法的示意图。在步骤S1 中，测量时钟产生器所产生的第一信号的平均电压，以获得参考电压。在步骤S2中，将时钟 产生器产生的第一信号输入至待测电路的输入端，并在待测电路的输出端获得第二信号。 在步骤S3中，将第一信号及第二信号输入至逻辑电路，以获得输出信号。在步骤S4中，测 量输出信号的平均电压，以获得第一电压。在步骤S5中，根据参考电压及第一电压的差值， 获得输出信号的工作周期。在步骤S6中，根据工作周期，以确定第二信号相对于第一信号 的延迟时间。
[0023] 根据本案的一实施例，输入至逻辑电路的第一输入端的第一信号、输入至逻辑电 路的第二输入端的第二信号及逻辑电路的输出信号为方波。
[0024] 图3为根据本发明的一实施例的逻辑电路的示意图。如图3所示，图1所示的逻 辑电路5可包含图3所示的或门（OR gate)。在图3中，第一信号是由图1所示的时钟产生 器2所产生具有100ΚΗz (周期为10 μ s)频率及1. 8V振幅的方波。第二信号为将第一信号 输入至如图1所示的待测电路3所获得的可能具有延迟时间（Td)的方波。根据或门的特 性，当输入如图3所示的第一信号及第二信号时，可获得如图3所示的输出信号。如果时钟 产生器2所产生的第一信号为具有50%的工作周期的方波，则第一信号的平均电压（即参 考电压）为900mV。
[0025] 可使用图1所示的电压计6测量第一信号的平均电压以获得参考电压及测量输出 信号的平均电压以获得第一电压，并根据参考电压及第一电压的差值，获得输出信号的工 作周期，进而确定第二信号相对于第一信号的延迟时间。
[0026] 表1列举三个实施例来说明所测量到图3的或门输出信号的平均电压（第一电 压）与参考电压的差值与工作周期及延迟时间的关系。
[0027]
[0028] 表 1
[0029] 根据表1第2栏，逻辑电路的输出端所测量到的输出信号的平均电压值为900mV， 其与参考电压的差值为〇V。因此，输出信号的工作周期为50%，进而推得第二信号相对于 第一信号没有延迟。。
[0030] 根据表1第3栏，逻辑电路的输出端所测量到的输出信号的平均电压值为936mV， 其与参考电压的差值为36mV。因此，输出信号的工作周期为52%。根据输出信号的工作周 期为52%，可推得第二信号相对于第一信号的延迟时间为200ns。
[0031] 同理，根据表1第4栏的逻辑电路的输出端所测量到的输出信号的平均电压值，可 推得第二信号相对于第一信号的延迟时间为500ns。
[0032] 图4为根据本发明的一实施例的逻辑电路的示意图。如图4所示，图1所示的逻 辑电路5可包含图4所示的与门（AND gate)。在图4中，第一信号是由图1所示的时钟产 生器2所产生具有100ΚΗz (周期为10 μ s)频率及1. 8V振幅的方波。第二信号为将第一信 号输入至如图1所示的待测电路3所获得的可能具有延迟时间（Td)的方波。根据与门的 特性，当输入如图4所示的第一信号及第二信号时，可获得如图4所示的输出信号。若时钟 产生器2所产生的第一信号为具有50%的工作周期的方波，则第一信号的平均电压（即参 考电压）为900mV。
[0033] 可使用图1所示的电压计6测量第一信号的平均电压以获得参考电压及测量输出 信号的平均电压以获得第一电压，并根据参考电压及第一电压的差值，获得输出信号的工 作周期，进而确定第二信号相对于第一信号的延迟时间。
[00