使用谐波混频的包括异步时间交错数字化器的测试和测量仪器的制造方法
【专利说明】使用谐波混频的包括异步时间交错数字化器的测试和测量 仪器
【背景技术】
[0001] 本发明设及测试和测量仪器，并且更具体地设及包括一个或多个异步时间交错数 字化器的测试和测量仪器，其使用谐波混频来减少噪声。
[0002] 诸如数字示波器的测试和测量仪器的可用带宽可能受到被用来数字化输入信号 的模数转换器(ADC)的限制。ADC的可用带宽可能被限制为ADC的最大采样速率的一半或 模拟带宽中的较小者。已经开发各种技术W利用现有ADC来数字化较高带宽的信号。
[000引例如，异步时间交错可W被用来实现有效的较高采样速率。多个ADC可W在单个 采样时段内对时间上偏置的输入信号进行采样。数字化输出可W组合在一起W用于有效倍 增的采样速率。然而，如果ADC的模拟带宽变为限制因子，则需要诸如多路交错的跟踪与保 持放大器的高带宽前端来实现较高的带宽。
[0004] 常规的基于跟踪与保持放大器的时间交错系统使跟踪与保持放大器W类似于或 低于ADC信道带宽的采样速率被时钟控制（clocked),使得ADC将具有足够时间来安置到所 保持的值。ADC被同步地时钟控制到跟踪与保持放大器W数字地捕获每一个所保持的值。 跟踪与保持放大器上的该样的限制继而限制ADC采样速率。此外，为了满足奈奎斯特采样 定理，ADC采样速率被降低为小于ADC信道的带宽的两倍。因此，需要许多时间交错ADC信 道来实现期望的性能。
[000引随着ADC信道的数目的增加，系统的总成本和复杂性也增力日。例如，前端巧片现在 必须驱动更多的ADC信道，包括附加的ADC电路系统、时钟控制电路系统等，W获得直到适 当值的总体净采样速率。巧片的尺寸和复杂性还导致更长的通信路径，W及因此导致寄生 电容、电磁噪声、设计困难等的增加。
[0006] 在另一技术中，输入信号的子带可W被下变频成可穿过较低采样速率ADC的频率 范围。换言之，宽输入带宽可W被分裂成多个较低带宽ADC信道。在数字化之后，子带可W 被数字地上变频成相应原始频率范围并且组合成输入信号的表示。该技术的一个显著缺点 是在数字化频率内容可W仅被路由到一个ADC信道的任意输入信号时的固有噪声惩罚。重 组合的输出将包含仅来自一个ADC的信号能量，但是包含来自所有ADC的噪声能量，由此使 信噪比（SNR)降级。
[0007] 因此，仍然需要改进的设备和方法用于通过异步时间交错架构中的所有ADC信道 来数字化任何频率输入信号，由此避免噪声惩罚。
【附图说明】
[0008] 图1是根据本发明的实施例的用于使用谐波混频的测试和测量仪器的ADC系统的 框图。
[0009] 图2-8图示了用于图1的测试和测量仪器的ADC系统中的各个信号的频谱分量的 示例。
[0010] 图9A、9B和10-12是图1的谐波混频器的示例的框图。
[0011] 图13是图11的谐波混频器的实施例的框图。
[0012] 图14是图11的谐波混频器的可替换实施例的框图。
[0013] 图15是图11的谐波混频器的另一可替换实施例的框图。
[0014] 图16是可替换谐波混频器的框图。
【具体实施方式】
[0015] 该公开描述了用于使用谐波混频的测试和测量仪器的ADC系统的实施例。
[0016] 图1是根据本发明的实施例的用于使用谐波混频的测试和测量仪器的ADC系统的 框图。在该实施例中，仪器包括分裂器10,其被配置成将具有特定频谱的输入信号12分裂 成多个分裂信号14和16,每一个分裂信号基本上包括输入信号12的整个频谱。分裂器10 可W是可将输入信号12分裂成多个信号的任何各种各样电路系统。例如，分裂器10可W 是电阻分压器。因而，基本上输入信号12的所有频率分量可W存在于每一个分裂信号14 和16中。然而，取决于所使用的路径、谐波信号的数目等，针对分裂器10的各个分裂信号 的频率响应可W不同。
[0017] 分裂信号14和16分别是至谐波混频器18和24的输入。谐波混频器18被配置 成将分裂信号14与谐波信号20混频W生成混频信号22。类似地，谐波混频器24被配置成 将分裂信号16与谐波信号26混频W生成混频信号28。
[0018] 如本文所使用的，谐波混频器是被配置成将信号与多个谐波混频的设备。尽管已 经结合谐波混频描述了乘法和/或混频，但是如将在下文进一步详细描述的，具有将信号 与多个谐波相乘的效果的设备可W被用作谐波混频器。
[0019] 在一些实施例中，多个谐波可W包括零阶谐波或DC分量。例如，在一些实施例中， 谐波信号20可W是由等式（1)表示的信号： 1f2cos(2/rf-,f) (1)。
[0020] 此处，Fi表示一阶谐波并且t表示时间。因而，具有等式（1)的形式的信号具有DC 处和频率Fi处的谐波。
[0021] 谐波信号26可W是由等式（2)表示的信号 I-2cck化奸(2) "
[002引类似于谐波信号20,谐波信号26具有DC处和频率Fi处的谐波。然而，频率F1处 的一阶谐波W180度相对于谐波信号20中的类似一阶谐波异相。
[0023] 数字化器30被配置成数字化混频信号22。类似地，数字化器32被配置成数字化 混频信号28。数字化器30和32可W是任何各种各样的数字化器。尽管未图示，但是每一 个数字化器30和32可W视需要而具有前置放大器、滤波器、衰减器和其它模拟电路系统。 因而，输入到数字化器30的混频信号22例如可W在数字化之前被放大、衰减或W其它方式 滤波。
[0024] 数字化器30和32被配置成W有效采样速率操作。在一些实施例中，数字化器30 可W包括单个模数转换器(ADC)。然而，在其它实施例中，数字化器30可W包括W较低采样 速率操作的多个交错的ADCW实现更高的有效采样速率。
[0025] 谐波信号20和26中的至少一个的一阶谐波不同于数字化器30和32中的至少一 个的有效采样速率。例如，谐波信号20的一阶谐波Fi可W为34GHz。数字化器30的采样 速率可W为50GS/S。因而，一阶谐波Fi不同于有效采样速率。
[0026] 在一些实施例中，谐波信号的一阶谐波不需要是至少一个数字化器的有效采样速 率的整数倍或因数（sub-multiple)。换言之，在一些实施例中，与谐波混频器相关联的谐波 信号的一阶谐波不是至少一个数字化器的有效采样速率的整数倍或因数。
[0027] 在一些实施例中，谐波信号的一阶谐波可W在至少一个数字化器的有效采样速率 与至少一个数字化器的有效采样速率的一半之间。特别地，如将在下文进一步详细描述的， 该样的频率允许一阶谐波W上和/或W下的较高频率分量在频率方面被向下混频到数字 化器30的采样速率的一半W下。因而，该样的频率分量可W由数字化器30有效地数字化。
[0028] 应当理解的是，输入信号12的所有带通过所有路径。换言之，当多于一个的信道 被组合W用于处理单个输入信号12时，每一个信道或路径基本上接收输入信号12的整个 带宽。当输入信号12传送通过所有数字化器时，明显改进了信噪比。
[0029] 滤波器36可W被配置成对来自数字化器30的数字化后的混频信号34滤波。类似 地，滤波器42可W被配置成对来自数字化器32的混频信号40滤波。谐波混频器46和52 被配置成分别将滤波后的混频信号38和44与谐波信号48和54混频。在一些实施例中， 谐波信号48和54可W在频率和相位方面基本上类似于对应的谐波信号20和26。当谐波 信号20和26为模拟信号并且谐波信号48和54是数字信号时，用于该些谐波信号的缩放 因子可W彼此相同或类似。输出信号50和56被称为再混频信号50和56。组合器58被配 置成将再混频信号50和56组合成重构输入信号60。在一些实施例中，组合器58可W实现 的不止是信号的相加。例如，在组合器58中可W实现平均、滤波、缩放等。
[0030] 滤波器36和42、谐波混频器46和52、谐波信号48和54、组合器58W及其它相关 联的元件可W数字地实现。例如，数字信号处理器（DSP)、微处理器、可编程逻辑器件、通用 处理器、或者具有所期望的适当外围设备的其它处理系统可W被用来实现数字化后的信号 的处理的功能性。在完全集成与全部分立部件之间的任何变型可W被用来实现该功能性。
[0031] 使用谐波信号20、26、48和54的一些形式的同步。例如，谐波信号20和26的谐 波可W被锁定到与数字化器30和32有关的时钟。在另一示例中，可W数字化谐波信号。 因而，一阶谐波将可用于使谐波信号48和54同步。在另一示例中，带外音调（tone)可W 被添加到混频信号22和28中的一个或多个。使用34GHz的一阶谐波，可W将19. 125GHz 和21. 25GHz的音调或者34GHz的9/16和10/16添加到混频信号22。由于该些音调位于由 滤波器36最终建立的滤波的带宽之外，即取决于过渡带大致为18GHz，所W音调可W对重 构信号60具有基本上可忽略的影响。然而，因为音调可W小于奈奎斯特频率，即小于用于 50GS/S采样速率的25GHz，所W音调可W通过在滤波之前使用数字化后的混频信号34来获 取。不管所使用的技术如何，谐波信号20和26与数字谐波信号48和54之间的相位和频 率关系可W维持。