一种时钟频率检测电路的利记博彩app
【技术领域】
[0001] 本发明属于模数集成电路技术领域，具体涉及一种时钟频率检测电路。
【背景技术】
[0002] 时钟频率检测器电路一般用于对芯片工作时钟频率进行检测，当时钟频率高于 (低于）设置的高（低）频报警检测值，则输出高（低）频报警信号，以保证芯片工作的安 全性和稳定性。
[0003]目前，时钟频率检测器电路多用模拟集成电路设计实现的，包括参考时钟源、鉴频 电路及输出电路三部分。参考时钟源为一定频率的方波发生器，鉴频电路完成输入时钟频 率与参考时钟频率的比较，由比较高低分别输出零电平或脉冲波，令该信号通过输出传输 门，可得相应高低电平。但由于模拟电路所占芯片面积大，增加了制造成本，而且其检测精 度不仅与参考时钟源设计相关，还依赖于鉴频电路的设计，相对受工艺、环境影响较大等诸 多问题，在实际应用中会带来不便。
[0004] 在发展过程中，出现了一些改进后基于数字集成电路设计的频率检测器的设计， 其采用计数器代替模拟鉴频电路，用数字逻辑实现输入时钟与参考时钟的频率进行比较， 将计数结果进行比较输出。它虽然减小了芯片的面积，降低了成本，但仍需要内部产生一个 参考时钟频率，影响检测精度，且能检测的频率范围受影响。
【发明内容】
[0005] 针对现有技术所存在的上述技术问题，本发明提供了一种时钟频率检测电路，以 数字集成电路为主，数字集成电路与模拟集成电路相结合的电路设计，并可根据用户设置 多报警频率的检测，实现了减小芯片面积，拓展性强，检测范围广的效果。
[0006] -种时钟频率检测电路，包括数字电路模块和模拟电路模块；
[0007] 所述的数字电路模块包括：
[0008] 编码电路，接收给定的频率选择信号以及对应高低频的两个档位选择信号，分别 使频率选择信号与高频档位选择信号进行混合编码，使频率选择信号与低频档位选择信号 进行混合编码，得到对应高低频的两路二进制编码信号；
[0009] 时钟分频电路，受控于两路二进制编码信号，对待检测的时钟信号CLK进行分频， 得到频率归一化后对应高低频的两路分频时钟信号CLK_div ;
[0010] 控制电路，根据两路分频时钟信号CLK_div通过逻辑组合生成对应高低频的两路 充电控制信号、两路放电控制信号以及两路采样信号；
[0011] 所述的模拟电路模块包括：
[0012] 偏置电流产生电路，用于产生偏置电流；
[0013] 充放电电路，根据对应高低频的两路充电控制信号和两路放电控制信号，控制偏 置电流对内部电容进行充放电，从而得到电容的高频充电电压、低频充电电压以及基准电 压；
[0014] 比较电路，用于使高频充电电压和低频充电电压分别与基准电压进行比较，得到 高频比较信号和低频比较信号；
[0015]触发电路，以两路采样信号作为时钟，在高频充电电压和低频充电电压峰值状态 下，对应将比较电路产生的高频比较信号和低频比较信号直通输出；
[0016] 或门电路，对触发电路输出的高频比较信号和低频比较信号进行或运算，输出用 于判断时钟频率是否异常的复位信号。
[0017]所述的时钟分频电路包括对应高低频的两组时钟分频子电路，所述的时钟分频子 电路包括n个D触发器、n个同或门以及n个与门，n为二进制编码信号的位数；其中，所述 D触发器的D输入端与Q输出端相连，第i+1个D触发器的时钟端与第i个D触发器的Q输 出端以及第i个同或门的第二输入端相连，第i个同或门的第一输入端接收对应二进制编 码信号的第i位编码；第1个D触发器的时钟端接收待检测的时钟信号CLK，第n个D触发 器的Q输出端与第n个同或门的第二输入端相连并输出对应的分频时钟信号CLK_div ;第1 个与门的第一输入端与第1个同或门的输出端相连，第二输入端与第2个同或门的输出端 相连；第i+1个与门的第一输入端与第i个与门的输出端相连，第二输入端与第i+2个同或 门的输出端相连，输出端与第i+2个与门的第一输入端相连；第n个与门输出端的输出信号 与外部给定的复位信号scan_p 〇r经数字逻辑整合后输出为各D触发器复位端共同提供的 复位信号。
[0018]所述的控制电路包括对应高低频的两组控制子电路，所述的控制子电路包括六个 D触发器U1~U6、三个多路选择器J1~J3、三个与非门A1~A3、两个或非门B1~B2以 及八个反相器E1~E8 ;其中，D触发器U1的时钟端与反相器E1的输入端、D触发器U5的 时钟端以及D触发器U6的时钟端相连并接收对应的分频时钟信号CLK_div ;D触发器U1的 D输入端与D触发器U1的Q输出端、或非门B1的第二输入端、或非门B2的第二输入端以 及与非门A2的第一输入端相连，D触发器U1的Q输出端与D触发器U2的时钟端以及多路 选择器J1的选控端相连，D触发器U2的D输入端与D触发器U2的Q输出端以及或非门B2 的第一输入端相连，D触发器U2的Q输出端与或非门B1的第一输入端相连，反相器E1的 输出端与D触发器U3的时钟端以及与非门A2的第二输入端相连，D触发器U3的D输入端 与多路选择器J1的输出端相连，D触发器U3的Q输出端与多路选择器J1的第二输入端相 连，D触发器U3的Q输出端与多路选择器J1的第一输入端以及与非门A1的第一输入端相 连，D触发器U4的D输入端接电源电压VDD，D触发器U4的时钟端与多路选择器J2的第二 输入端以及D触发器U5的Q输出端相连，D触发器U4的Q输出端与与非门A1的第二输入 端相连，多路选择器J2的第一输入端接电源电压VDD，多路选择器J2的选控端与或非门B1 的输出端相连，D触发器U5的D输入端与多路选择器J2的输出端相连，D触发器U5的Q输 出端与反相器E5的输入端相连，多路选择器J3的第一输入端接电源电压VDD，多路选择器 J3的选控端与或非门B2的输出端相连，多路选择器J3的第二输入端与D触发器U6的Q输 出端以及反相器E7的输入端相连，D触发器U6的D输入端与多路选择器J3的输出端相连， D触发器U1~U4的复位端以及反相器E2的输入端接收外部给定的复位信号scan_por，与 非门A2的输出端与与非门A3的第一输入端相连，反相器E2的输出端与与非门A3的第二 输入端相连，与非门A3的输出端与D触发器U5和U6的复位端相连，与非门A1的输出端与 反相器E3的输入端相连，反相器E3的输出端与反相器E4的输入端相连，反相器E4的输出 端输出对应的米样信号，反相器E5的输出端与反相器E6的输入端相连，反相器E6的输出 端输出对应的充电控制信号，反相器E7的输出端与反相器E8的输入端相连，反相器E8的 输出端输出对应的放电控制信号。
[0019] 所述的充放电电路包括两个PM0S管K1~K2、两个NM0S管K3~K4、两个电容C1~ C2和电阻R ;其中，PM0S管K1的源端和PM0S管K2的源端分别接收偏置电流产生电路提供 的两路充电偏置电流，电阻R的一端接收偏置电流产生电路提供的基准偏置电流并产生所 述的基准电压，PM0S管K1的漏端与NM0S管K3的漏端以及电容C1的一端相连并产生所述 的高频充电电压，PM0S管K2的漏端与NM0S管K4的漏端以及电容C2的一端相连并产生所 述的低频充电电压，NM0S管K3和K4的源端、电容C1和