多通道芯片测试系统的利记博彩app
【技术领域】
[0001]本发明涉及微电子芯片的性能测试设备和测试方法。
【背景技术】
[0002]高频芯片多通道测试技术讨论已久，主要实现难点在于逻辑信号经线路到探针，作为测试矢量施加给被测芯片，测试矢量会因为传输过程中的各通道信号不同步或者信号之间的干扰，导致信号到达被测芯片时发生错误，芯片不能正确解码测试矢量，因此不会产生有效的测试结果数据。
[0003]现有的技术是多通道串行测试，基本上都是单片机控制系统，采用乒乓操作，一个通道在测试时，另一通道在准备测试矢量。一通道测完，二通道测试，三通道准备测试矢量，以此类推。该串行方案相对于单通道的测试，确实可以缩短测试时间。但因为不能完全并行测试，在等待前一通道测试时间上会占用时间。
[0004]专利申请号为2012103467083的发明公开了一种基于模块化的多通道二极管测试系统和方法，本系统包括上位机系统和下位机系统，其中上位机系统包括工控机、数据采集卡、数字I/o卡以及光电隔离接口板，下位机系统包括四个可复用的测试电路模块以及其中的三个功能板块。本系统根据测试功能进行模块化设计，能进行正向压降VF、崩溃电压VB、反向漏电流IR、正向电压差AVF、电压差AVBl和ΔVB2的参数测试，能在测试流水线完成二极管的多通道、高精度测试。该发明不能对多个芯片同步测试，效率较低。
[0005]专利申请号为2003101135173的发明涉及一种多通道数据测试方法，包括以下处理过程:根据被测数字器件的性能参数，将计算机并口或串口线一一对应地连接到需要进行输入控制的相关数字器件的受控管脚；将每个通道所有可能的数字状态下计算机并口需要发送的二进制数字信息收集，形成控制计算机并口输出信息的数据文件；输入步骤2形成的数据文件，利用计算机并口或串口，运行相关计算机送数软件进行数字器件每一状态的送数设置；并行记录各通道各状态的待测响应参数数值。本发明测试方法克服了常规抽样测试数据不全的缺陷，采用多通道所有可能的数字状态同时利用计算机并口完成设置，数据记录随时可并行完成。该测试方法只能适用于8个以下芯片的同时测试，测试效率上不够尚。
【发明内容】
[0006]发明目的:本发明提供一种8-16个通道同时测试的多通道芯片测试系统。
[0007]技术方案:
本发明公开了一种多通道芯片测试系统，用于测试芯片的性能(电性能数据、几何尺寸数据或者逻辑数据)，具有通过依次连接的计算机(PC)、现场可编程门阵列、调制解调电路、探针(或探卡)等组成器件。芯片置于芯片焊盘中，每个探针的两个探头分别与一只芯片的两个电极连接。
[0008]PC通过串口线与FPGA通信，用于传送测试脚本、测试命令、回传测试结果；现场可编程门阵列，简称FPGA，英文全称Field — Programmable Gate Array，负责测试信号的产生和芯片返回信号的判断，同时将测试的结果放回给计算机处理。它内部含有触发器，逻辑门阵列等，可实现多个信号同步产生输出和返回接受。
[0009]调制解调电路具有8-16个并行的通道(测试电路通道)，每个通道通过一个串口线连接一只探针或者多个通道连接同一只探针(此时的探针具有多个串行连接口)，相应地有一个或者8-16只探针。芯片置于芯片焊盘中，芯片焊盘每次转动8-16个芯片位置，可将每个待测芯片转动到每个探测下方的位置，可实现8-16个信号的同步输出和返回接受判断。
[0010]FPGA通过自定义的接口与各通道传输数据，其中包括发送给芯片的带有数据的信号。
[0011]FPGA (现场可编程门阵列)可以根据测试脚本中的相关命令，对各个通道进行独立的操作，如提前、同步或者延时，可实现多个芯片不同的测试时机模式。
[0012]所述的串口线优选是屏蔽线，使得抗干扰能力提高。
[0013]FPGA产生的逻辑信号，优选经过100%ASK调制解调电路，产生13.56MHz频率的信号，到达探针，测试芯片是频率为13.56MHz的RFID射频识别芯片。测试的信号稳定性较高。
[0014]有益效果:
本发明的串行方案相对于单通道的测试，确实可以缩短测试时间。本方案并行通道实现了 8-16个通道同时并行测试，相对于串行测试，节省更多的时间。测试频率的选择和屏蔽线的采用，保证了测试信号的稳定和很强的抗干扰能力。
【附图说明】
[0015]图1是本发明的一个测试系统框架图；
图中，1-计算机(PC) ;2_串口线；3-FPGA ;4_通道；5_探针；6_芯片。
【具体实施方式】
[0016]如图1为测试系统框架图。PCl通过串口线2与FPGA3通信，用于传送测试脚本，测试开始命令，以及回传测试结果；FPGA3通过自定义的接口与各通道4前端传输数据，其中包括发送给芯片6的带有数据的13.56MHz信号，CH0-CH15为13.56MHz的100%ASK调制电路通道4，CARD为探针5，CHIP为具有多个芯片6的芯片焊盘(PAD)。该测试系统能够同步并准确地测试16个芯片的性能参数。
【主权项】
1.一种多通道芯片测试系统，用于测试芯片的性能，具有探针(5)，探针(5)的两个探头分别与一只芯片(6)的两个电极连接，其特征在于:具有依次串行连接的计算机(1)、FPGA (3)、调制解调电路、探针(5)这些组成器件； 计算机(I)通过屏蔽线的串口线(2)与FPGA (3)通信，用于传送测试脚本、测试命令、回传测试结果；FPGA (3)的内部含有触发器，逻辑门阵列，能够负责多个测试信号的产生和芯片(6)返回信号的判断，同时将测试的结果放回给计算机处理。
2.如权利要求1所述的多通道芯片测试系统，其特征在于:调制解调电路具有8-16个并行的通道(4)，每个通道(4)通过一个串口线连接一只探针(5)，相应地有8-16只探针(5)0
3.如权利要求1所述的多通道芯片测试系统，其特征在于:调制解调电路具有8-16个并行的通道(4)，多个通道连接同一只探针。
4.如权利要求2或3所述的多通道芯片测试系统，其特征在于:芯片(6)置于芯片焊盘中，芯片焊盘每次转动8-16个芯片位置，实现8-16个芯片(6)的探测和测试信号的同步输出、返回接受判断。
5.如权利要求1所述的多通道芯片测试系统，其特征在于:所述的FPGA(3)根据测试脚本中的相关命令，对各个通道(4)进行独立的提前、同步或者延时的操作。
6.如权利要求1或5所述的多通道芯片测试系统，其特征在于:所述的FPGA(3)产生的逻辑信号，经过100%ASK调制解调电路，产生13.56MHz频率的信号到达探针(5)，测试芯片(6)是频率为13.56MHz的RFID射频识别芯片。
【专利摘要】本发明公开了一种多通道芯片测试系统，具有依次串行连接的计算机、FPGA、调制解调电路、探针这些组成器件；调制解调电路具有8-16个并行的通道，调制解调电路产生13.56MHz频率的信号，测试芯片是频率为13.56MHz的RFID射频识别芯片。本发明实现了8-16个通道同时并行测试，节省更多的时间，而且测试信号有很强的抗干扰能力。
【IPC分类】G01R31-28
【公开号】CN104808134
【申请号】CN201510183982
【发明人】吴华, 刘建峰, 张小丹, 李承峰
【申请人】南通金泰科技有限公司
【公开日】2015年7月29日
【申请日】2015年4月18日