专利名称：多功能无线电检修仪的利记博彩app
技术领域：
所属领域本发明是一种利用普通电视机作显示器，观测各种时域信号和设备频率特性，能产生各种电视测试信号的仪器。
背景技术：
家电维修常用的示波器、扫频仪、电视信号发生器都是个独立的仪器，比较笨重，一些示波表等仪器，虽然个头小，但是价格昂贵。
发明目的主要为家电维修人员而设计的，和电视机一起构成存储式示波器的存储式电视示波器附加转换器，利用工作场所的电视机作显示器，就可以完成信号观测，设备频率特性测试。同时，能产生各种测试电视用的信号。
技术方案该仪器电路部分主要由三部分构成电视信号发生器电路(下文称A)，存储式电视示波器附加转换器(下文称B)和电视扫频仪附加转换器电路(下文称C)三部分构成，另外还有电源电路等其它电路。以上三部分主要电路也可以两两组合，或单独构成独立的仪器，配上相应的外壳，就构成了具有不同功能的仪器。上述各仪器，构成仪器的各部分电路，具有相同功能的电路可以合并。
电视信号发生器，能产生各种测试电视机用的射频、中频、音频等信号，彩条、棋盘格、点、灰度阶梯、电子圆、水平条、垂直条等信号或以上信号中的部分信号。可以采用常见的电视信号发生器的线路，根据需要，色度副载波信号可以由专门的电路提供。(例如用一个几倍色度副载波信号振荡器产生的信号经分频后得到，或由四倍频色度副载波信号经脉冲分配器，得相位为90°频率为Fsc的信号。
存储式电视示波器附加转换器，该仪器由A/D转换电路、数字储存电路、视频信号形成电路和电视信号形成电路等构成，工作原理为被测试信号经A/D转换电路转换成为数字信号，转换得到的数字信号储存在数字储存电路里，含被测试信号信息的数字信号控制视频信号形成电路形成含被测试信号波形图案的视频信号，该视频信号送电视信号形成电形成电视信号，从而利用电视机观测到被测试信号的波形。它细分由以下几部分电路组成行场同步、消隐信号发生电路、A/D转换电路、取样时种电路、数字储存电路、输入电路、触发电路、读时钟电路、信号转换电路以及控制电路等部分电路组成。
电视示波器附加转换器的工作过程如下被测信号经前置处理，变成幅度合适的信号送往A/D转换电路，通过取样和量化，得一串数据流，该数据流被依次写入数据储存器RAM中。这些被储存的数据编码可以先经过处理后，再被转换成含有这些数据流信息的视频或射频信号。处理就是对数据流进行″压缩″，减少数据量。″压缩″是将数据编码进行分组，从每一个组选出一个最大值，选出一个最小值代表该组数据的信息。因为用十波器观测波形时，局部观测到的只是幅度，所关心的是该局部幅度的峰峰值。这就得到了一组组的数据编码，每一组的两个数据是原先那组的最大值与最小值，显示时，在场消隐信号结束后，在每个行消隐期间读出一组数据并锁存，每一个数据产生一个由行同步信号控制发生的，在行扫描正程期间持续时间与数据大小成比例的脉冲信号。每一组每个数据，要产生一个脉宽调制信号，可以用门电路(TTL或其它类型)合并为一个脉冲信号，将同步、消隐信号和该信号按比例同步信号幅度为1，消隐为0.8，图系信号幅度为0.1到0.8(为了明亮可取0.1)转换为视频信号(本文视频信号指全电视信号或全电视信号中的图像信号)，或者再调制成射频信号。上述脉冲信号可以转换成数字信号储存于数字储存电路，即在取样时钟控制下，依次将每个时钟时电位的高或低存入数字储存电路，每一个脉冲信号产生一小组数字信号，一组脉冲信号产生一组如图16所示的数字信号，显示时在每个行周期依次将图16所示的每一行读出。以上方案所得到的图案是竖立的而不符合我们的习惯，因此要将图16所示数据以列为顺序读出，因此该数字储存电路要用两个地址发生电路或利用数据调整电路进行调整。上述每一组数据由原始每一组数据选出，″压缩″后的数据可以存入RAM中，再从RAM中取出送入信号转换电路，也可以直接去信号转换电路。电视机是隔行扫描，为了充分利用电视机，显示尽可能多的信息，可以将″压缩后的数据按数据组排列序号分为奇偶两大组，在奇数场，将齐数组数据显示出来，在偶数场显示偶数组数据。要在显示屏上观察到稳定的图像，要将数据显示多次，如显示1秒钟(显示次数与时间是成比例的)。为了在电视上观察到连续的波形，使波形要接近图纸，可以将上述压缩后的数据进行进一步处理将连续的两组数据分为主组和附组，(原始数据除两头的两组外，都要依次作一次主组和附组，主组和附组次序任定，但确定后，每个主附组顺序要固定)。将两组的数据进行比较。主组的最大最小值分别为N1和N2附组最大最小值分别是N3和N4，当N1≤N4时，取N2和N4，当N3≤N2时，取N3和N1，其它情况取N1和N2。这样每两组数据产生一组新的数据，该数据送往RAM存储或直接到信号转换电路。在下文，将只从一组数据中选最大的最小值称为压缩法，1.从两组数据中根据两者关系选出两个数据，称为压缩法，2.在数据处理过程中，压缩法1可进行数次，压缩法2只能在最后一次数据压缩时采用。这些数据运算，可由门电路得到，也可以将H1.H2.H3.H4.作为地址，(H1.H2.H3.H4控制产生的脉宽调制信号，在某一时刻为高电平，或低电平，因此，可作为RAM的地址)用″0″或″1″代表方法1和方法2也作为地址的一位通过(32×1或16×2以上的PRO或EPROM等得到。
B的数据压缩可采用多种方法。方法一将每组数据送入个自的锁存电路，它们和同步信号或(其它脉冲信号)，产生一个由同步信号控制产生的，脉冲宽度与数据相关的脉冲信号，这些信号通过逻辑运算电路运算，当有一个信号电平与其它信号电不一致时，输出一种逻辑电平，当所有信号电平一致时输出另一种电平。该信号的前后沿分别代表了这组数据的两个极值。在这里产生与数据相关的脉宽调制信号，可以用数字电路，也可用模拟电路。用数字电路，将调整方便，误差小，用模拟脉宽调制电路，要先将数据转化为模拟信号再送往脉宽调制电路。一种特殊情况，当这组数据全部相同时，运算电路运算可能没有反应，这种情况，要用至少一个数据控制产生一个发生时间与该数据相关的窄脉冲信号和上述逻辑信号相加，两信号可以通过或门相加。方法二将每一组的数据分别锁存，它们的每一位和一个计数器的相应位接一只异或门，其输出接多输入端与门，计数器加上时钟信号，当所有异或门输出高电平时，与门输出高电平，控制触发电路反转(触发电路在行消隐期间复位，)如同方法一，产生脉宽调制信号，进行运算，运算出逻辑信号在该逻辑信号前沿和后沿，控制锁存器将当时计数器的数据锁存，这两个数据就是该组数的最大值与最小值。方法三是采用微电脑进行比较。微电脑先从该组数据中取一个数，再将另一个数据与它比较，选出一个大的(或小的)再与另一个数据比较，至到最后选出该组最大或最小的。只用微电脑进行比较，速度大慢，可以采用微电脑和硬件配合，加快比较速度。微电脑配合外围硬件进行比较，微电脑控制将一组数据输入数字电路，该电路通过处理，自动将最大值和最小值输出。方法二和方法三中，也可以采用从一组数据中选一个极道，再从另一组，(这两组数据有一半重合)选出另一个相反的极值，这两个极值构成一组新的数据。
观测波形等信号时，信号流程如下，A/D转换后的数据可直接成电视信号(视频信号)，也可以经过压缩再处理成为电视信号，压缩可以压缩一次二次或更多次， A/D转换后的数据也可变换成为图案信号，再经过数据顺序调整电路输出视频信号(变换之前也可以经过一次或多次压缩)。数据转换为电视信号实际上也是一种数字信号转化为图像信号。为了加快速度数据处理由单片机控制外围硬件完成，其中用DMAC控制数据传送，由数据压缩转换电路控制数据压缩转换等操作，主要电路如图9所示。图9配合图3图2-4等电路，可进行的处理有一.将每四个数据″压缩″为二个数据。二将每四个数据先″压缩″再转换数字图案信号。三将数据″压缩″后再转换为电视信号。信息″压缩″可由CPU控制DMAC向图9所示电路输入数据，同时，利用另一DMAC通将输出数据存入RAM。压缩以后的数据可以再次压缩。压缩或没被压缩的数据可以送入图9所示电路，转化为数字图案信号或将运算电路输出与复合同步信号相加产生图像信号。
数据处理要在完成数据采集以后进行。上述处理在″一+二″时，利用一个DMAC通道将数据从RAM输入到图9电路，经清除DMAC然后设置好数据传输起点，数量，模式控制屏蔽字命令字等，对另一个DMAC也初始化，CPU对DMAC编程完成后，发出启动命令，(发出启动命令前，对所有参入该过程的DMAC通道初始化，下同)。进行数据处理。以上各DMAC工作在单字节传送模式，不允许自动初始化。若要再次压缩，CPU要先关闭图9电路，重新对以上DMAC编程，再启动压缩电路，工作在″一+三″状态时为增加信息量，可以在连续的两场显示不同的内容。采用方案为(每行显示四个数据的点，分主副组)计算每一场能显示的数据个数，(由时序信号发生电路发出K脉冲个数决定)在奇数场，将数据通过DMAC输入到图9电路，在偶数场，将上一场的数据的第三个开始输入到图9电路。可以将奇数场要显示的全部数据放在RAM第H到M单元，将偶数场要显示的数据放在M+1开始的各单元，传送时，DMAC工作在单字节传送模式，允许自动初始化，EOP信号，由同步电路在一场或两场扫描结束后提供。这时奇数场显示的数据要计算准确，这些数据可以是原始数据，也可以是压缩后的数据。
再一种方法是利用两个DMAC通道分别控制传送两部分数据。第二个DMAC通道传送的数据为第一个通道传输的第三个数据开始。(对图9同时处理四个数据而言)。此时，图9所示电路接DREQO。处要作如下修改引入奇偶场信号，并且有一非门对其反相。原相和反相的奇偶场信号分别和CO输出信号启动电路发出的控制信号，通过与门后再送两个DMAC通道的DREQ控制端，由同步电路提供EOP信号，允许自动初始化。
行场同步、消隐信号发生电路产生与标准电视信号一致或类似的行场同步、消隐信号，作为信号转换电路、电视机工作时的同步信号和读出RAM中数据的时间闸门。
读时钟信号，它是将RAM中数据读出时的时钟信号。
输入电路，它将被测信号进行衰减和前置放大，使加到A/D转换器的信号的幅度合适。触发电路用产生触发信号，它产生触发使RAM开始储存A/D转换后得到数据编码或控制记忆触发时的地址。
取样时钟电路产生取样时钟信号。它能产生频率范很宽的时钟信号，它的频率决定被观测信号的频率。取样时钟信号有三种一是自激振荡信号；二是测电视信号时用的与Fsc有关的信号；三是外界输入的信号。自激振荡器能产生十几千赫兹到十几兆赫甚至更宽频率范围的时钟信号。用与Fsc有关的信号作时钟信号。(如Fsc，2Fsc，4Fsc，8Fsc…)该信号可以由电视信号发生器取得Fs或采用彩电中用的Fs恢复系统电路，从输入该仪器的电视信号中复Fsc再经处理(如移相倍频等，移相可采用阻容移或电阻电感构成的移网络，采用调节电容或电感的方法来改变移相的角度。)外界信号可以是各种信号，它们要经过钳位处理。以上三种时钟信号，经选择开关其中一种，再经过放大变为和A/D转换器、RAM地址计数器等兼容的时钟信号。它一路加到A/D转换电路，一路加到RAM地址电路。
电视扫频仪附加转换器由行场同步消隐信号发生电路、锯齿波发生电路、压控振荡器、检波探头、低频放大器、频标发生器信号转换电路等构成。场消隐(或同步信号)控制产生场频三角波，该三角波通过控制电路，中点电位和峰峰值可分别调节去控制压控振荡器产生扫频信号。该扫频信号去被测设备，经被测试备后，其幅度将随被测电路的幅频特性改变而改变，经检波得到单向低频信号，经过放大，去控制脉宽调制电路产生脉宽调制信号。脉宽调制信号由行同步信号控制产生，脉冲宽度由上述信号控制，将得到的脉宽调制信号和行场同步信号相加，行场同步信号幅度为1，脉宽调制信号幅度在0.8以下，为了明亮，可以设在0.1，得到视频信号或再调制成射频信号，就可以利用电视机观测到设备的频率特性。
B和C组合在一起时，可以将通过被测设备后的信号检波后和频标信号相加后送往B的输入端，作为B的一个测试信号，而通过B和电视显示设备的频率特性。B和C组合时，C的锯齿也可以改为频率可调的锯齿波，扫描周期可以从百分之一秒到几十秒甚至更宽。
电视扫频仪附加转换器的同步消隐信号要求比较低，可以只要同步信号或用消隐信号作同步信号，脉冲宽度可以在较大范围内变化，但是为了尽量提高分辨力，要求两个场周期中含有奇数个行周期。该信号可以用常见的各种电视信号发生器中行场同步信号发生电路产生。用消隐信号作同步信号，锯齿波发生电路可用密勒积分电路，自举式锯齿波形成电路。横流源锯齿波电路等产生。频率是场频扫描期要求尽量长，D.K制，每一场312.5行，逆程为25行，扫描期要尽量和场正程接近。该场频三角波要通过电位器，调节幅度，通过隔直电容输出，通过电位器调节其中点电位。其最大峰峰值要足够(如30V左右)。压控振荡器利用幅度可调的场频三角波，产生扫频信号。压控振荡器可以采用变容二极管压控振器。为了得到频率范围很宽的扫频信号。可以设置多个频段互相搭接的振荡器，最低段扫频信号由比较高的扫频信号和固定定频率的信号差频得到，高频段的信号可以由中间频段信号倍频得到。压控振荡器信号输出要平稳，可以利用稳幅电路进行处理。扫频信号最后通过衰减器输出，扫频信号通过被测试备后经检波探头检波，得到单向低频信号，该信号和频标信号线性相加可用一个同相放大器进行相加后去信号转换电路，和行场同步信号形成视频信号。先由该信号和行同步信号一起产生脉宽调制信号，再将脉宽调制信号和行场同步信号相加，产生视频信号。为了得到漂亮的波形，可以将脉宽调制信号后沿进行微分(或利用后沿控制稳态电路产生脉冲信号)将该微分脉冲和行常同步信号相加。脉冲处电位和同步信号电位相反，其它部分幅度和消隐信号幅度接近，从而得到明亮的图案。
控制电路控制各部分电路工作。它可以由各种门电路等构成也可以由微型计算机控制，微型机，如8031，8051，80系列等。以上各电路可以采用数字式存储示波器示波表的相应电路。
以上三种仪器可以单独应用，也可以任意组合。作显示器的电视机不是该仪器的一部分。他们相互组合时，行场同步、消隐信号发生电路可以用一套，当A和B组合在一起时，B的采样时钟可以由A的基准彩色副载波信号得到。该信号可以经过移相电路，倍频电路(采用四倍频或更高的频率，可以更好的观测电视信号)，处理后再作为取样时种信号，也可以由几倍(如2倍，4倍，8倍该信号由几倍副载波晶振电路产生)。色度副载波信号一路经分频后作为A的色度副载波信号，一路作为B的取样时种信号，(也可以先经移相电路移相或倍频电路倍频)。如由4倍Fsc晶体产生晶振信号，一路作采样时钟，另一路进行四分频，作信号发生器的基准副载波。晶振电路可采用本文介绍的电路。B和C组合在一起时，可以将C检波头以后的将反应被测试设备频率特性的信号转化为视频或射频信号的电路不用，而将检波头检波后得到的反应设备频率特性的信号加到B的输入端，这种情况下C的三角波可以由场频改为其它频率，扫描频率可以调节，可以更好的观测到设备的频率特性。B也可以直接和显示屏组合在一起。两者组合时，显示屏可以采用小型的显像管或示波管，或液晶屏，采用示波管和一般的存储式示波器类似，采用显像管时，可以将B和一个视频监视器组合在一起，将B输出的视频信号直接加到视频监视器。采用液晶显示时，可以采用液晶显示视频监视器组合或将B的信号显示储存器和液晶模馈榱猫如64×128点阵或128×180点阵等模块)，将要显示的数据输入液晶模块，这种情况下，也就是将数字式示波器或示波表它采集的信号或者通过示波管或液晶屏显示出来或者输出含有被测信号的视频或射频信号，利用电视机显示被测信号波形。将B和显示屏组合后，仍可以再和A与C任意组合，上述各种仪器都要配上相应的外壳。外壳的原则是力求仪器体积小，边于携带。
发明创造的有益效果本发明利用一种仪器配合工作场所的电视机，可以完成多种仪器的仪功能。
图1多功能无线电检修仪方框图。图2多功能无线电检修仪面板图。图3各种时序信号发生电路图，图4调制电路，图5场频三角波发生电路，图6脉冲信号和复合同步信号和成视频信号电路。图7模拟脉宽调制电路。图8扫频信号发生电路，图22、23 24输出含多个频道信号的电路方框图。图25二极管限幅电路，图26多路信号混频电路，图27输入含多个频道信号的电路。图9数据压缩转换电路，图10数字脉宽调制电路，图11运算电路，图12和图21存储式电视示波器电视附加转换器的一种电路图。图13启动电路，图14二路数据选择电路，图15图9的启动电路。图16数据与图案的关系。图17脉冲通过个数控制电路，图18数据位调整电路，图19数据顺序调整电路1，图20数据顺序调整电路2。图29主程序流程图。图28子程序流程图。
实施例说明图1是多功能无线电检修仪的电路方框图。该仪器由三大部分构成。图3和图6所示电路构成电视信号发生电路，视频信号和图3电路产生的同步消隐信号加到图6电路，两信号和成为电视信号，图9的数据压缩转换电路和图20数据调整电路等构成视频(图像)信号形成电路，被测试信号经A/D转换后，存入数字储存电路，该数据再输入图9电路进行压缩转换处理，得到的脉宽调制信号直接作为视频信号送电视信号形成电路或将得到的含被测信号波形图案的数据送图9或20所示的电路进行调整，从而将屏幕上竖立显示图案改为水平显示。图9电路中的脉宽调制电路和运算电路分别如图0和图11所示，图17为图9时钟个数控制电路，一些功能电路需要启动电路控制是否工作，图9要用比较特殊的启动电路，该电路由图15电路担当。图3产生的场同步信号控制图5产生场频三角波，该信号加到图8扫频信号发生电路产生扫频信号，通过测试设备的扫频信号经检波得到单向低频信号，该信号加到图7所示的脉宽调之电路，产生由行同步信号控制产生的宽度与该信号幅度成比例的脉宽调之信号，该信号作为图像信号加到图6电路，形成电视信号，也可以将检波得到的信号加到存储式电视示波器的输入端，作为它的一个测试信号进行测试。
图10是数字脉宽调制电路。数据被锁存，各位分别加到一个异或门的输入端，计数器，其输出和锁存器一一对应接异或门另一输入端。计数器清零后计数，当计数和被锁存的数互为二的反码，即各位与原数相反，原数是0则为1，原数为1则为0，各个异或门都输出高电平。经八与非门经反相再通过或门加到计数器，计数器最低位变高电平，同时或门被锁住。在行消隐脉冲作用下，各计数器清零，又进行下一个过程。补充在每个周期计数器计数要到最高位否则若数据小，则得不到相应的脉宽调制信号，可提高时钟频率或减少位数，也可以将数据的二的反码的各位加到相应的异或门。图中一只或门作用是控制每一个数据，只产生一个脉宽调制脉冲。
图3是同步信号以及各种脉冲信号发生电路，故将4MHZ晶振信号的8位计数器的低7位产生的数据加到2716上。第二块2716在第1250(对PAL D/K制而言)地址中，含有清零信号。通过改变晶振频率，改变计数器位数，也产生各种其它时序信号。图2-1所示电路可以产生各种信号，如复合同步。消隐信号，场消隐信号，上文所需的偶数场扫描期间第一行消隐期间三个脉冲，其它行消隐两个脉冲信号等。第一片2716每连续8个地址单元的某一位数据变化一次，将该位输出连到信号转换电路，转化为电视信号，电视能收到约十四条黑白相同竖杠。同样，第二片从第1位和626位，每隔一定单元某一位数据变化一次，最后能得到横杠信号，第一二片输出通过异或门合并，能得到方格信号。此电路每块2716有八路输出，当需要更多的输出信号时，可将几只只读存储器并联。把地址的某几位该为手控接地或接电源，后一块ROM给前一块ROM提供的地址越多，第一块ROM也能输出更多的信息，在图9需要提供一个在行消隐前沿处发生的K脉冲信号，该脉冲信号可由该电路的一单元存储，由某一I/O口输出。本申请中各种随时间产生的固定的时序信号，都可由该电路产生，本申请中其它晶振电路、原理电路可采用该图虚线框中晶振电路，各元件规格随晶体频率改变而适当调整。图中，74LS393的时钟分别为晶振信号和16分频后晶振信号，计数器产生数据加到ROM，ROM输出加到锁存器，通过锁存器将数据输出。ROM另有部分地址引脚通过开关选择接电源或接地，图中束全部画出。
该电路可发出《电子报》合订本96年上期119页介绍的电视同步信号发生器产生器的那些同步信号(相同或基本相似)，再接127页介绍的编码器就可产生彩条信号。接该编码电路时，要在W1、W2、W3前接一适当电阻，以调节输入到编码块的信号幅度，复合同步信号，如果幅不够，可加一级接口电路，达到需要幅度。
对ROM的编程以第一块为例，该块主要产生与行信号有关的各种信号。产生行消步信号为例。地址由7位二进制计数器提供，行消隐信号在这里设定为12微秒，行周期为64微秒，地址为7位，这样将地址从0-23(转化位十进制)将某字节(A)设为高电平，这样当计数器接2MHz时钟，该字节就能输出脉冲宽度为12微秒，频率为15625Hz的行消隐信号，同样若将另一字节的0～2和12～127单元某字节定为低电平，3～11定为高电平，能得到秒冲宽度为4.5微秒的行同步信号。第二块ROM的地址计数器时钟为2倍行频，计数到1250，计数器清令复位。让该ROM在地址从0～49,625～674某字节(B)输出高电平，其它地址输出低电平，将该字节输出作为第一块ROM的地址的一位，上述A字节当该位为低时，按上述编程，当B字节为高时，输入全为高，这样，A字节就能输出复合消隐信号，同理，能得到复合同步信号。单独要场消隐信号，可以将B字节信号作场消隐信号，也就是说，总结第一块ROM，需要有多少种不同的行周期，第二块ROM就提供相应的区别地址，将该时要输出的波形再根据电平高低，作为该单元的编码。为了增加更多的输出，可采取措施将ROM改为更高位或几片并联，在ROM的地址增设几路非时钟控制的，如由拨动开关或CPU控制，此法可用来选择输出种类。
图9电路，接收控制信进入号预备状态后，CD4022(1)经清零，在这里，将清零脉冲称K脉冲(清零脉冲和行消隐信号同时发生，时间比同步信号短很多，由图3电路产生，只在场扫描期间需要显示波形时产生)，CO进位端输出高电平，和控制信号经与门去触发DMAC的DREQC，DMAC响应，发出系列动作，将RAM某一单元数据输出，CD4022(1)利用DMAC的WRITE(也可用其它信号)经反相后作时钟信号，CD4022计数1，Q1输出高电平。WRITE反相后和Q1经与门，在WRITE结束，该与门输出信号下降，在下降沿某一路锁存电路将数据锁存，同样，相应锁存器锁存第二第三第四个数据。接收四个脉冲后CD4022进位端电位变低电平，DMAC停止响应。行消隐信号期间，数据传输要完成。行扫描期间数据经脉宽调制电路每个数据控制产生一个脉冲信号，再经运算电路输出运算结果。该结果可以去信号转换电路转换成视频或射频信号。该信号加到移位寄存器输入端，时钟信号作用下，该信号向右传输。CD4022(2)计数到移位寄存器输入8个时钟后，QO变为高电平，该信号和时钟脉冲经与门，产生一个与第8个时钟信号一致的脉冲，将移位寄存器输出锁定。移位寄存器有串入并出即可。第8个脉冲使计数器(2)计数，最低位输出高电平，DMAC响应，将该数据存入RAM中，同时利用DMAC的WRITE经反相或其它信号将该计数器清零，接着进行下去。将四个数据控制产生的数据存入RAM中，如果在这里将加到CD4022(2)的时钟进行分频，则得到图案信号数据量，也随之减少，(在这里是″压缩″″扩大″将数字信号转变为图案信号。为了控制，可以计数加到CD4022(2)上的脉冲个数，在这里，将CD4022(2)的Q0输出端到计数器2之间接一脉冲通过个数控制电路，这样，当存入RAM中设定的个数的数据后也就是完成这一轮转换时后暂停DMA操作，这种情况下，时钟频率可以比较随意运算电路产生结果，也可以进行以下操作计数器在行消隐信号作用下清零，然后计数，计数器数据加到锁存电路，在信号上升和下降沿分别将当时计数器数据锁存。在下一轮，从RAM中输出四个数据后，CD4022(3)清零，Q0输出高电平，DMAC响应，利用反相后WRITE信号使CD4022(3)计数，分别将第一个，第二个锁存器三态门打开，将其锁存数据存入RAM中。DMAC第二次响应后，CD4022(3)Q2输出高电平，CD4022停止计数，这些动作要在行消隐期间完成，必要时可加宽行消隐宽度，加宽整个行场时间。行消隐结束，锁存器三态门关闭。接着继续数据的转换。分频器的作用是，如果不进行分频锁存的数据是8位，进行二分频。8位中最高位为零，四分频，8位中最高两位为零，分频器由时钟上沿触发计数器构成。图中延时电路作用脉宽调制电路及运算电路经过多级门电路，有延时，通过该处延时电路进行找补。此处延时可用门电路串联延时或对称螺旋延时线。运算电路输出如有尖峰，可用低通滤波器滤除。图中有TTL电路和COMS电路，它们之间适当的接口电路，TTL驱动CO MS电路，接上拉电阻，或将COMS电路换为TTL电路。如CD4022换为74L S393和74LS138或74LS42即一块二进制计数器和一块三-八或更多位译码器等，将计数器(如74L5393)的第三位通过反相引出作为CO信号。图9的控制电路要用15所示控制电路。该控制电路工作如下启动电路发出启动信号有效后，计数器复位端变为无效，计数器进入计数壮态，当行消隐信号到来时计数器最低位输出高电平，该位输出为图9的控制信号，同时，该计数器时钟输入端一直保持高电平。当启动电路效号无效后，经反相，该信号成为计数器的清零信号，计数器输出低平，图9所示电路停止工作。图9电路，当不工作在将数据转换成脉冲信号输出再合成为电视信号时，其″行消隐″信号不能是″复合消隐″信号。
图9所示电路，只将运算信号转化为电视信号，可以不用对用不到的DMAC编程。这种情况下，数字脉宽调制电路用的时钟可采用5MHz。该信号可以通过20MHz进行回分频得到，同时，20MHz进行五或十分频后，或其它频率分频，可代替图3中时钟信号。其它情况下，就不需要考虑将运算后的信号转化为电视信号而要考虑DMAC传送，要跟得上DMAC传送。要保证可靠传送。这时除DMAC时钟外，各信号时钟频率要降低，各信号脉冲宽度要增加。如这时可以将同步消隐信号个部分宽度增加四倍，也就是图3时钟降低到原先四分之一，脉宽调制电路等时钟，变为三分之五MH2(对20MH2进行12分频)，进行这种改变，只有二个时钟频率进行改变，可以设一控制电路，控制二个二路数据选择电路分别在某一时间选择某一时钟。这时的″同步″″消隐″信号已与原先的大不一样，在这里，仍称为″同步″或″消隐信号各种情况下连续的两组数，可以分别是h，h+1，h+2，h+3和h+2，h+3，h+4，h+5，或h，h+1，h+2，h+3和h+4，h+5，h+6，h+7。移位寄存器可用两片四位并入/串入——并出/串出移寄存串联(如74LS194，74LS195等)。
图19所调整的也就是数据的顺序，也就是将组成一幅图案的数据，输入由原先的行顺序，即一行一行输出改为以列顺序，即先将每一行第一列的数据输出，再输出第二列的数据....当每一个数有多位时，可以将每一列各个数据的第一位输出，再输出其第二位...然后再输出第二各数的各位....(在图中，每一行的数据竖着排，每一列的数据横着排。)要进行调整，也就将数据依次输入RAM，然后再换用另一地址电路提供的地址，这两路地址的区别是输入时地址以各顺序为先行再列，输出时列地址排在行地址前，然后为行，前后顺序也就是地址顺序低位前高位后。以显示32×32点振为例，如果由8位数构成，则要有128个数据。如图16，这128个数据每一行4个，共32列，这128个数据存在RAM中以0开始的128个单元内，地址从低位到高位对应RAM地址的1.2.3.4.5.6.7脚，(这里是将地址各脚进行排序而不是RAM的脚)当输出时，RAM的地址的各位依次接新地址色第6.7.1.2.3.4.5位，这样就可以把原先的行顺序调整为原先列顺序为顺序的排序。当要求依次将数据的各位输出时，可以将地址的列地址前行地址后的增添几位去多的数据选择电路，依次将数据的各位选出，如由计数器提供的地址共10位，RAM地址各脚对应接这10位的9.10.1.2.3.4.5位。10位中第6.7.8三位去八路数据选择电路，这样当计数器从0计数到0时，图16的图案的每一点阵依次依图中每一行一行的顺序读出一遍。若电视在某行开始，每行提供32个脉冲，共提供32行，则图16所示图案就显示在电视上。若要两场合成一幅图案，将提供脉冲行数减半，输出时将列地址的最高位接RAM的地址的1脚，列地址其它各位顺序移动一位，也就是将地址的最高作为奇偶场信号。如图19或16所示，核心为RAM，有三路地址通过三态缓冲电路加到RAM，另有三路三态缓冲电路将三态控制、片选、读写控制信号加到RAM，用三路控制电路，分别将三路地址和有关控制信号加到RAM。在这里，由计数器提供的地址，该路控制信号可以接高或低电平，使RAM处于读状态，三态门打开。另两路地址和控制信号由DMAC提供(可用一片多通道DMAC，先向RAM输入数据，输入完毕，再对DMAC编程将地址和控制信号通过另一路三态缓冲加到RAM。三路控制信号任一时间最多只有一路有效。在这里，DMAC可以工作在块传送状态，不允许自动初始化。先将数据存入RAM，然后，可以再将调整顺序后的数据存入主RAM中或将各数的各位依次读出转化为电视信号。图20中RAM的三态控制或片选接上拉电阻，使该RAM在不工作时各数据接口处于高阻状态。地址说明输入时用正常地址，输出时地址计数器先对列计数，计数完一列，行地址加一，当数据为八位数时，计数每一列的数据重复八次，每次将其中一位输出，计数八次后，行地址加一。
当需要用电视显示多一点的波形时，如256×256，将256×32个8位数据输入RAM，RAM地址扩大到13位，要在256行(或128行，奇偶场分别显示不同内容)提供每行256个时钟脉冲。可以将显示图像的地方留一窗口，使用图3所示电路，某一路(D)输出和复合同步信号合并后，显示屏幕上为一窗口，(窗口有256行，宽度要足够，否则显示的图案水平达不到256点可显示128点或64点等)，将5MHz时钟信号通过脉冲个数控制电路(用D输出清零)接图20电路，设定在每次输出256个脉冲，在非窗口期间清零，在两场显示完后对提供地址的计数器清零，这样就能得到一幅256×256点阵的图案。
图20是另一种数据调整电路，该电路，以RAM为核心，另有六路三态缓冲电路，分别将地址和该地址要进行的操作指令加到RAM。以显示32×32点阵为例，在输入数据时，RAM的各脚依次接DMAC提供的地址的1.2.3.4.5.6.7位，在输出时，接DMAC提供的地址的6.7.1.2.3.4.5位或接计数器地址的9.10.1.2.3.4.5位，计数器6.7.8去八路数据选择电路，该三路由相应的启动电路发出控制信号进行选择，同时，该控制信号将该地址时的各种指令通过三态缓冲加到RAM.(计数器提供地址时，RAM有关控制端接高或低电平，使其处于读，三态门打开状态)。
以上各程序可以是完成一个程序一停，CPU接收到命令再进行下一个程序，也可以连续起来。总流程图如29所示。启动后，完成了数据采集，就转入了数据压缩或转换为图案信号(数字和模拟的)。压缩可以根据需要进行多次，转换后的模拟信号可以直接和复合同步信号合成为视频信号。这时，数据传输程序工作在循环程序，只有该程序(该程序为最后一次压缩或转换程序)循环即可。转换后得到的数字图案信号可以送图18电路处理再送图19或20电路处理，最后和复合同步信号相加成为视频信号，也可不经图18电路而直接经图19或20处理后再送主RAM保存。各步操作，CPU的主要作用是对各操作过程用到的DMAC编城，每个子程序如下CPU先发出使所有功能电路停止工作的命令，接着有关DMAC进行编程，再发出启动有关功能电路的命令。为了让DMAC在单字节传送模式下加快数据传送在这里采取的措施有，将可以利用EOP复位的控制信号和DMAC的HRQ通过或门合并后去CPU，设置一单稳态电路进行延时，单稳态输出和DMAC的HRQ信号或门合并去CPU，根据需要对单稳态可以进行多次触发。单稳态的触发由CPU把单稳态电路当作一个I/O端口对待，用其选通脉冲作触发信号，触发次数由编程决定。利用单稳态电路延时，可以用在将数据转化为电视信号的程序上，利用延时长短，次定图案显示时间，这样，只有DMAC传输完毕，CPU才能再发出下一个命令。为减少误操作，可以CPU发出启动命令之后加几个空操作指令。或用其它指令进行短暂延时。
在主程序流程图中，也可以在其中中间某处停止，或者对中间某个子程序不用。采集到的数据压缩后的数据，转换成图案的数据等中间数据也直接送液晶显示模块显示出波形。
图11为启动电路，启动电路作用是接收CPU发出的启动或关闭命令，使其发出启动信号或关闭的控制信号，使受其控制的有关电路开始或停止工作。在图11中，地址译码器有三路输出(三个地址)其中地址配合其它命令使计数器计数，最低位输出高电平，也就是发出启动信号，该信号控制信号有效，该路只用另一地址配合有关命令使其复位。另一路该路区别为还可以接收外界的信号，如DMAC发出的EOP信号，使其复位。两路启动电路可合并为一路，也可分开应用。
每一功能电路，都要有启动电路。当CPU对DMAC编程完毕，相应启动电路发出启动命令。启动电路的控制信号有效后，便进行数据传送等操作，可由DMAC的EOP或CPU发出命令或其它信号使控制信号复位。每一控制电路各有一个地址，配合有关命令(如读或写或其它命令)进行启动。用CPU关闭可以用一个地址也就是将各启动电动电路的复位端都连结在一起配合有关命令(读或写等命令)使所有启动电路复位。该启动电路也可以利用其输出电平高低作为一个控制信号如去控制选择压缩法1或压缩法2或用来改变图3中ROM的地址(代替拨动开关)。在这些情况下，关闭可以用单独的地址。
图20是时钟个数控制电路，该电路，时钟通过或门一路输出，一路作为计数器时钟，计数器电路同时将某位输出作为或门的另一路输入。计数器的该位动作时，时钟将停止输出。清零时，清零信号也加到或门，因此，在清零信号有效时无输出，清零信号无效后开始输出。将计数器的各位通过与门合并后加到该或门，可以方便的控制输出的时钟脉冲个数。
图18电路转换，图中，两路锁存器共16位依次排列，每两位接一两路数据选择电路，也就是说被锁存的两个数的奇数位和偶数位所构成的数就分别是得到的新数。这里DMAC用一片多通道DMAC，用DMAC的AEN或其它信号作计数器的时钟，工作时，先对计数器清零，清零信号由启动电路的地址经译码担当，同时产生控制信号，计数器第二位为0经反相和控制信号相与触发一DMAC通道，响应后计数器连续计数两次，配合IOW将两个数据写入锁存器，同时计数器第二位电位变高另一DMAC通道响应，也响应两次，分别将重新组合的两个数据输给缓冲电路，在IOR作用下，将其输出，接下来第一个DMAC通道响应....这两个DMAC通道工作在单字节传送模式不允许自动初始化。在返回图19。若要将数据顺序由原先竖排改为横排(先后次序)，并输入主RAM，可以在数据输入该RAM中后，启动另一路DMAC。该DMAC加到RAM地址的各脚依次为第6.7.1.2.3.4.5位(1.2.3.0 4.5是32个点阵的五位，6.7.是产生32个点需2位四个八位数据，其它地方类似)，它们的传送为存储器到存储器间传送，用软件命令启动同时该地址经译码电路启动控制电路控制有关三态门开关。
电路，各计数电路，速度要求高的可以选用74L393或其它型号，速度要求低时。可用CD4040等，锁存电路可以用74LS373等。三态缓冲电路可用74LS245、74LS244等，总之，这些电路可以用TTL系列或HCOMS等各种该功能电路等各系列电路，应用不同的电路，接口要进行适当转换。在以上各电路中，有些计数器仅仅是起了一个触发器的作用，这些计数器可用各种触发电路代替。有时，控制信号为高电平而受其控制的三态缓冲电路三态控制端为低时，才能打开三态门，有时要用EOP清零，有时或其它各种情况，要将信号进行反相后加到受控电路或下一级电路，在这各种情况下要进行反相。在电路图及电路方框图中，三态缓冲电路框外DIS为其电路三态控制，锁存电路框外DIS为锁存电路的三态输出控制端，LE为锁存控制端，计数器或其它电路处所标R为清零或复位，CP为时钟输入端，计数器CO为进位端，QX(X为任意数)表示计数器各输出端，锁存电路xd为输入端，xa为输出(X为任意数)。
图12和图21是B的一种具体线路方案。工作过程如下，A/D转换电路输出具有三态控制。首先开关S43清零，当触发电路产生触发信号后，输出高电平，IC44③输出低电平，A/D转换电路三态门被打开，输出模拟信号转换化后得到的数据编码，RAM处于写状态，IC48a与门输出低电平，IC42，IC43开始计数，数据编码被存入RAM中。当RAM存满后，IC42⑥脚输出高电平，IC45③脚输出低电平，IC44③脚输出高电平，A/D转换电路三态门处于高阻状态，IC45③脚控制两个电子开关分别将场消隐信号加到计数电路清零端，读时钟信号加到计数电路时钟输入端和另一路计数电路(这一路计数电路在进行扫描期间清零)。RAM中读出的数据加到四路锁存电路。当读时钟信号加到地址级数电路后，RAM相应地址上的数据被读出同时，另一路计数电路也输出数据，通过译码电路，译码电路相应脚依次输出高电平，该脚电平下降时，控制相应的锁存电路将RAM输出数据锁存，为了可靠锁存，可将译码器输出和读脉冲一起通过与门再加到锁存电路，被锁存后的数据和行同步信号(或消隐信号)去脉宽调制电路产生脉宽调制信号，四路脉宽调制信号通过逻辑运算电路，运算出″压缩″后的心细，去信号转换电路，产生含有该信息的视频和射频信号。几点补充RAM容量可以根据情况增大要够高，A/D转换电路要采用并行或高速A/D转换电路，A/D转换后得到数据加到RAM结束的时间要滞后RAM地址改变的时间，以保证在地址改变后，原地址数据能可靠录，可以通过串入延时线的方法解决，延时可以对将加到A/D转换器的时钟进行延时或在其它部位延时，延时线可以用数字门电路进行延时，或利用对称螺旋电缆等进行延时，电路需要读时钟信号，读时钟信号在行消隐期间发生作用，读时钟信号脉冲信号在行消隐期间的个数与要出力的数据多少有关系。所示电路RAM中数据处理如下每个行消隐期间提供四个脉冲，(偶数场的一个场消隐信号结束后的第一个行消隐信号提供六个脉冲)，行消隐信号完全在场消隐信号内或外，每个行消隐信号期间可以读出四个数据，这四个数据以其中两个(前两个或后两个)为主，另两个为附进行″压″出力，压缩结果以脉冲″的形式出现。所示电路，连续的两场显示的内容是不一样的连续的两场合成一幅完整的画面。为了加大压缩量，可以将锁存电路、脉宽调制电路等路数扩大(最好为2H路否则，电路将复杂)，同时读时钟脉冲个数也相应的扩大，有关门电路的输入端扩大相应的倍数。所示电路，脉宽调制电路后紧根门电路，若将两个或门和与非门及后跟与门两只与非门去掉，其后的与门的该输入端接或去掉，则显示的波形局部比较粗，但总体上是影响不很大。在以上基础将译码电路接RAM地址最低几位，则显示屏上显示的图像为每场都相同的。
图5用来产生场频三角波。恒流源给C1均速允电，场同步信号控制另一三极管开关，C1上产生场频三角波。W1控制输出三角波的幅度，W2控制输出三角波的中点电位。该场频三角波去控制压控振荡器，压控振荡电路由MC1648为核心构成(北京电子报合订本96年63页，可用该原理图，但用该页图只产生一个波段的信号)。也可以将原理图改为多波段，由波段开关控制，接通不同的电感，产生不同频率的振荡信号。如20-40MHZ，40-80MHZ，80-160MHZ等多个波段。在这里也可用CD4017等进行波段控制，该电路最高振荡频率为225MHz，设置多个波段，另外设置一个混频电路，该电路和MC1648的某波段(频率比较高)混频，通过低通滤波能得到如0～20MHz的扫频信号。压控振荡器也可采用其它各种电路，如彩电高频头中本振电路，可再增添几路LC回路再增加几个波段，利用高频头本振。混频电路，再设一固定频率振荡电路。输出高频信号时，将其停振，在低频是使其振荡，压控振荡器的三角波产生电路到变容二极管之间，阻抗要小，必要时减小两者之间电阻，增添一只电感，混频级后可取出各种信号(这时因没加幅度控制电路信号幅度随频率要变化、不平坦)信号经衰减器输出。检波探头检波后和频标信号相加，放大到一定幅度，去脉宽调制电路。本脉宽调制电路核心为NE555。同步信号作用后，7脚截止，6脚电位匀速上升。当6脚电位高于5脚时，3脚电位反转，7搅导通，6脚钳位在四左右。调整各电阻，使NE555⑤⑥脚在4-8V变化。电路中另两稳压二极管是使电路输出能与TTL电路兼容，为更好的与TTL电路兼容，可在该电路接CD4049等CMOS-TTL接口电路再接TTL电路这时两稳压二极管就可以不用。将该信号和同步信号相加，就得到视频信号，利用电视机观测到被测设备频率特性。脉宽调制电路也可用《电子制作》合订本94年第121所示电路，在附图中，各点位提高6V，天线2改为输入复合同步信号，检波后的信号经放大，加到INPUT端。检波电路也可采用《北京电子报》97合订本上册55页图4或图5，图4IC2输出接脉宽调制电路。该图4该电路中，C3不用，C1和C2减少容量。利用该图的探头，将IC1和IC2构成的电路装在仪器机壳内，对探头信号进行线性补偿和放大，通过调整有关电阻，使IC2⑥脚输出在0～4V变化，在⑥脚接一4伏稳压二极管，再通过电阻接电源，就能在稳压二极管上得到4～8V的输出，接脉宽调制电路。在IC1⑥脚与IC2③脚之间接一电阻，再将频标电路产生的菱形频标信号也通过一电阻加到IC2③脚，IC2就构成一个加法电路，将频标信号引入其中。频标信电路可以采用扫频仪中的频标电路。
电视扫频仪附加转换器的各部分电路和电路扫频仪的部分电路相同或具有相同功能的电路，也可以由各种扫频仪的相同电路替换，如扫频信号发生电路，频标电路等。
图1是该仪器的基本电路方框图。在图中，应用了一个完整的数字存储式示波器/表的电路，示波器/表电路包括输入电路，A/D转换电路、触发电路、时基电路、各种储存数据的RAM和ROM，以及CPU、显示屏及其附属电路等构成，它与各数据处理电路各通一片多通道DMAC交换数据，在这里，DMAC工作在级联状态，交换数据同时受时序信号发生电路的有关控制信号控制。示波器的有关电路(除显示屏及附属电路)与各数据处理电路、时序信号发生电路、信号转换电路等构成存储式电视示波器附加转换器。图1所示由时序信号发生电路接彩色电视编码电路接调制器，同时音频振荡器也接调制器等构成的电视信号发生器，由三角波发生电路接压控振荡器接输出电路，再由检波探头接受时序信号发生电路发出的同步信号控制的脉宽调制电路接受时序信号发生电路发出的同步信号控制的信号转换电路或由检波探头接下面的信号采集电路及以后各连接电路构成的利用电视机显示被测试设备幅频特性的仪器和由普通数字示波器等仪器的信号采集与储存电路接受时序信号发生电路发出的同步信号控制的将数字信号转化为视频信号或图案信号的数据压缩或转换电路或在数据压缩或转换电路后接受时序信号发生电路发出的同步信号控制的数据顺序调整电路，数据压缩或转换电路的输出或数据顺序调整电路的输出的视频信号送信号转换电路，最终信号输入电视机的存储式电视示波器附加转换器三部分构成，可以将图1所示示波器/表外各电路装入数字式示波器/表内部，这是，只需将示波器面板增加几个信号出入插孔和几个控制旋扭即可。增加的控制旋扭有扫频中心频率调节、扫频信号带宽调节、扫频信号衰减、波段开关旋扭(如用CD4017等控制，可以增加一只微动开关即可，这时，要增加几个波段指示灯，可用LED)。时序信号发生电路后接彩色电视编码器，编码器对时序信号电路产生的电视同步信号进行编码，产生彩条信号，音频振荡器产生音频信号，两信号各有一路输出，另有一路去调制器，产生射频信号。信号发生器部分至少有三个输出插孔。图中，H代表行同步信号，V代表场同步信号。存储式电视示波器附加转换器由数字存储式波表接上文所述各种数字处理电路和时序信号发生电路，信号转换电路等构成。图1所示电路可以将波形通过电视显示出来。这时，示波器外表只需要增加几个控制旋扭和按扭，增加几个信号输入输出插孔即可。利用示波器中CPU控制选择某路数据处理电路工作，控制时序信号发生电路产生各种时序信号，以及控制其它各电路，4倍彩色副载波信号发生电路，产生四倍副载波信号一路通过四分频去彩色编码器的取样时钟电路。为引入该副载波信号，对上文彩色电视编码器改动如下将副载波晶体改为变压器，初级引入分频后得到的副载波信号，次级联在原晶体位置，并联(或串联)电容，谐振在副载波频率。在观测电视信号时，为了采用与基准副载波相关的信号作采样时钟，方案如下A/D转换时取样时钟信号由几倍副载波信号晶体产生，(频率越高，相对来说观测越准确)，如四倍、八倍十六倍，该晶振信号通过分频，得基准副载波信号。在这里，信号发生器也可采用其它各种信号发生器，引入副载波方法相同。
图1所示电路也可利用其它各种标准机箱或非标准机箱。图2是该仪器的最基本功能的机箱的面板图。图中，最下一排为各种信号输入输出插孔，最右边小方框为电源开关。再向上四个带刻度的旋扭分别为扫频信号中心频率、带宽、扫频信号衰减、被测信号衰减调节旋扭，左上角一排LED指示灯，有电源指示、扫频信号频段指示、各工作状态指示等，指示灯下是微动按扭开关，根据需要可改变其数量，微动开关为CPU控制信号输入和扫频信号波段控制，面板右上角为显示屏，可为示波管或液晶显示屏。整个仪器外壳尺寸可以比较随意。如面板尺寸为25cm×15cm，厚为15cm(如果用示波管，则最低不小于示波管长度)。该示波器除去显示屏，就是一台利用电视机作显示器显示被测信号波形，测试设备频率特性和具有信号发生器的仪器。这三部分，也可以去掉其中一部分或二部分(其中的公共部分要保留)，就是另一种多功能仪器。(上述示波器也可以进行这种做法，即去掉信号发生器或扫频部分，或这两部分全除掉)，这时，面板上的按扭旋扭，信号输入输出插孔部分用不到，这部分可以去掉或作装饰性也可以。
为了得到很多含有频道信号的射频信号，可采取的措施为用含有很多种频率信号的信号作载波去被视频信号调制。多种频率的信号，各频率为它们混频后的最低频率信号的整数倍，以减少杂信号，如F1.F2.F3等，可采用16MHz.80MHz.320MHz等，混频后信号最低频率要是视频信号和第二伴音中频信号的至少2倍，可采用电台频率间隔的2倍。各信号中，频率比较低的，要进行限幅得到方波信号(内含丰富谐波)。它们要进行混频，然后再被试频信号调制。
各信号来源可如下频率比较低的F1由晶体和门电路构成(如74LS系列，最好用74S系列)通过门电路放大成方波信号，一路通过衰减去混频电路，一路通过带通滤波电路选出频率比较高的谐波(如80MHz)F2，因F1幅度很高，所以F2幅度仍然比较高，此时，可利用二极管进行限幅得到方波信号，方波信号一路去混频电路，还可以再得到另一更高频率信号F3......F1.F2.F3等取16MHz，80MHz，240MHz等频率，带通滤波器可由电感电容构成。在这里，对信号频谱纯度要求不高，也可直接由串联LC回路选出所需信号。限幅可以由简单的二极管限幅电路完成，也可由差分放大电路完成，F1.F2.F3等各信号也可如下得到，由频率为F2的晶振电路产生F2方波，通过上方法得到频率高的F3信号，通过分频得到频率低的F1信号等，各种信号再进行混频。或者从调制器取出载波信号，经放大，得到能够被有关门电路(如74S系列，ECL系列)等接受的信号，通过分频得到低频信号，从其谐波中取出高频信号。这些信号(包括原射信号)再进行混频。混频时，个信号幅度太大时要进衰减，调制器可采用各种调制器，可采用双差分电路让其工作在不平稳状态。如北京电子报97合订本第47页MC1496P构成的电路。该电路修改如下AFIN输入电容由104改为几十微法，R3，R5直接连接MC1496P1脚，改成R3，R5连接处通过电阻连接MC1496P的1脚，同时R3，R5连接处接一二极管，二极管负极接MC1496P4脚，去掉R4，工作时，健同步头到来时，1脚比4脚电位差最大，图像最亮时，1脚比4脚电位稍高。整个过程1脚比4脚电位高。
图27为多频道信号发生电路，由晶振电路输出F1信号，一路去三极管混频电路，另一路通过LC回路选频后被二极管限幅，也去混频电路，混频后信号去调制器，被AV信号调制。在这里，也可只将频率为F1为方波作载波去被调制。
要两场分别显示不同的数据将图案数据送入图19电路之前，可以先经图18电路转换。
权利要求一种多功能无线电检修仪由时序信号发生电路接彩色电视编码电路接调制器，同时音频振荡器也接调制器等构成的电视信号发生器，由三角波发生电路接压控振荡器接输出电路，再由检波探头接受时序信号发生电路发出的同步信号控制的脉宽调制电路接受时序信号发生电路发出的同步信号控制的信号转换电路或由检波探头接下面的信号采集电路及以后各连接电路构成的利用电视机显示被测试设备幅频特性的仪器和由普通数字示波器等仪器的信号采集与储存电路接受时序信号发生电路发出的同步信号控制的将数字信号转化为视频信号或图案信号的数据压缩或转换电路或在数据压缩或转换电路后接受时序信号发生电路发出的同步信号控制的数据顺序调整电路，数据压缩或转换电路输出或数据顺序调整电路的输出的视频信号送信号转换电路，最终信号输入电视机的存储式电视示波器附加转换器等构成其特征是在信号采集储存电路后接数据压缩或转换电路，或数据压缩或转换电路后再接数据顺序调整电路，数据压缩或转换电路输出或数据顺序调整电路输出的视频信号最终输入电视机。
专利摘要和电视机一起构成存储式示波器的存储式电视示波器附加转换器,该仪器由A/D转换电路、数字储存电路、视频信号形成电路和电视信号形成电路等构成,被测试信号经A/D转换电路转换成的数字信号控制视频信号形成电路形成含被测试信号波形图案的视频信号,该视频信号送电视信号形成电形成电视信号,从而利用电视机观测到被测试信号的波形,该仪器成本低,便于携带。
文档编号G01R31/00GK2366858SQ98214160
公开日2000年3月1日 申请日期1998年5月18日 优先权日1998年5月18日
发明者刘立龙 申请人:刘立龙