一种基于外弹道毫米波测速雷达信号实时处理系统及方法与流程

本发明属于测速雷达技术领域，具体涉及一种基于外弹道毫米波测速雷达信号实时处理系统及方法。

背景技术：

兵器测试技术是发展兵器技术的基础，是兵器科研与生产不可缺少的一环。而弹丸飞行速度的测量又是武器系统各种运动参数测试中一项至关重要的内容。它是衡量武器特性的一个重要指标，对武器的设计与检测具有重要意义。传统的测速技术如天幕靶测试、线圈靶测试等方法因测试过程繁琐，精度较差，已不能满足实时战地测试的需求。而毫米波测速雷达因其具有体积小、重量轻、测试简便、精确、操作使用方便等特点成功应用于火炮或枪的内、外弹道参数的测试。

毫米波测速雷达的测速原理是利用电磁波在空间传播遇到运动目标时产生多普勒效应来进行的，即雷达发射的电磁波(频率为f₀)遇到运动目标时所产生的回波信号(频率为f₀±f_d)，其中f_d为多普勒频率，它与目标径向速度v_r的关系为f_d＝[2v_r/(c+v_r)]f₀，其中c为光速，一般c＞＞v_r，由此得v_r＝(λ₀/2)f_d，其中λ₀＝c/f₀，为发射电磁波的波长。由此可见，只要测得f_d(f₀和c是已知的)，即可由公式求出径向速度v_r。测量f_d大致有2种方法：时域法和频域法，但因雷达工作环境恶劣(如枪、炮的冲击振动，火焰电离等的影响)，会使接收到的多普勒信号的“背景”十分复杂，信噪比大大降低，采用传统的时域处理方法对被淹没在干扰和噪声中的多普勒信号检出或识别往往是困难的，使得测频精度明显下降，因此通常采用频谱分析方法，它的主要思想就是在分析信号频率的基础上，确定信号的功率谱值大小，通过搜索功率谱找到功率峰值，即可找到弹丸径向速度对应的频率，可以大大提高测频精度和可靠性。

专利申请号为CN201410831719.X，发明名称为“毫米波测速雷达”的中国专利，主要用于道路车辆测速，减少交通事故的发生。但它并不适用于外弹道毫米波测速雷达。专利申请号为CN 201511027374.3，发明名称为“一种室内靶道光幕测速装置连发射击弹丸信号识别方法”的中国专利，属于外弹道参数测量领域，但它具体涉及一种室内靶道光幕测速装置连发射击弹丸信号识别方法，不能够提供室外距离较远的靶场外弹道测速。

技术实现要素：

本发明的目的在于提供一种集成度高、功耗低、成本低的基于外弹道毫米波测速雷达信号实时处理系统及方法，以高效、准确地测定武器外弹道的初速度。

实现本发明目的的技术解决方案为：一种基于外弹道毫米波测速雷达信号实时处理系统，包括顺次连接的信号调理电路、AD转换电路、FPGA模块、ARM处理器和上位机，其中：

信号调理电路，将多普勒信号变换成适合系统电路处理的模拟信号；

AD转换电路，将模拟信号转换成数字信号，并输入FPGA模块进行处理；

FPGA模块作为协处理器，完成从时域信号到频域信号的转换；

ARM处理器作为主控制器，负责整个系统的运行、控制各模块间的通信以及数据的传输与存储，将FPGA模块输出的频域信号传送至上位机；

上位机，对频域信号做功率谱识别、追踪法去除野点、拟合处理，最终得到速度曲线，并计算得到初速度值。

进一步地，所述ARM处理器有两方面的作用，一是对FPGA模块进行控制，包括：系统复位，软件触发，延时参数设置；另一方面是读取FPGA模块中的功率谱数据并传送至上位机进行分析，最终得到目标的运动参数。

进一步地，所述FPGA模块由地址译码模块、AD转换控制电路模块、总线模块、时钟发生模块、乒乓FIFO存储模块、FFT处理模块、输出FIFO存储模块七个模块组成，乒乓FIFO存储模块存储AD采样值，FFT处理模块读取乒乓FIFO存储模块中的缓存数据，进行FFT处理后将结果缓存到输出FIFO存储模块中，ARM处理器与FPGA模块之间的数据传输通过总线模块进行。

一种基于外弹道毫米波测速雷达信号实时处理方法，包括以下步骤：

步骤1，信号调理电路将多普勒信号变换成适合系统电路处理的模拟信号；

步骤2，AD转换电路将模拟信号转换成数字信号，并输入FPGA模块进行处理；

步骤3，FPGA模块作为协处理器，完成从时域信号到频域信号的转换；

步骤4，ARM处理器作为主控制器，负责整个系统的运行、控制各模块间的通信以及数据的传输与存储，将FPGA模块输出的频域信号传送至上位机；

步骤5，上位机对频域信号做功率谱识别、追踪法去除野点、拟合处理，最终得到速度曲线，并计算得到初速度值。

进一步地，步骤3所述FPGA模块作为协处理器，完成从时域信号到频域信号的转换，具体如下：对AD转换电路输出的数字信号进行扩展并存储，乒乓FIFO存储模块存满1024点后开始做FFT变换，将FFT变换结果缓存到输出FIFO存储模块中，FIFO存储模块的数据通过总线模块从FPGA模块传输到ARM处理器。

进一步地，步骤5所述上位机对频域信号做功率谱识别、追踪法去除野点、拟合处理，最终得到速度曲线，并计算得到初速度值，具体如下：

(1)上位机对频域信号做功率谱识别，求出当前时间点信号的最大功率谱，然后计算出最大功率谱对应的频率f_d(t)以及对应的速度值，再根据多普勒原理得出当前时间点对应的速度v(t)；

(2)在弹道上采集64个时间点的数据，并得到该64个时间点对应的速度V(t)；

(3)根据该64个时间点所对应的速度-时间关系，得到速度-时间曲线，并采用追踪法去除野点；

(4)用线性拟合的方法得到最终的速度曲线，并计算得到初速度值。

本发明与现有技术相比，其显著优点为：(1)基于ARM嵌入式技术+FPGA器件相结合的测速系统通用性能好、功能可扩展性强、测试精度和测试效率高；(2)在外弹道速度和时间关系的测试中，采用先进可靠的频谱分析法，从而有效地在各种复杂的背景干扰和噪声中提取有用的信号，并提高了雷达测试的作用距离、测试精度和可信度，以及整机的抗干扰能力；(3)具有集成度高、功耗低、成本低的优点，可应用于火炮、靶场等领域，还可以进一步推广到其他各种武器测速范围的应用。

下面结合附图对本发明作进一步详细描述。

附图说明

图1是毫米波雷达的结构框图。

图2是本发明基于外弹道毫米波测速雷达信号实时处理系统的结构示意图。

图3是本发明中FPGA模块的软件结构框图。

图4是本发明基于外弹道毫米波测速雷达信号实时处理方法的流程图。

具体实施方式

结合图1～2，本发明基于外弹道毫米波测速雷达信号实时处理系统，包括顺次连接的信号调理电路、AD转换电路、FPGA模块、ARM处理器和上位机，其中：

信号调理电路，将多普勒信号变换成适合系统电路处理的模拟信号；

AD转换电路，将模拟信号转换成数字信号，并输入FPGA模块进行处理；

FPGA模块作为协处理器，完成从时域信号到频域信号的转换；

ARM处理器作为主控制器，负责整个系统的运行、控制各模块间的通信以及数据的传输与存储，将FPGA模块输出的频域信号传送至上位机；

上位机，对频域信号做功率谱识别、追踪法去除野点、拟合处理，最终得到速度曲线，并计算得到初速度值。

进一步地，所述ARM处理器有两方面的作用，一是对FPGA模块进行控制，包括：系统复位，软件触发，延时参数设置；另一方面是读取FPGA模块中的功率谱数据并传送至上位机进行分析，最终得到目标的运动参数。

结合图3，所述FPGA模块由地址译码模块、AD转换控制电路模块、总线模块、时钟发生模块、乒乓FIFO存储模块、FFT处理模块、输出FIFO存储模块七个模块组成，乒乓FIFO存储模块存储AD采样值，FFT处理模块读取乒乓FIFO存储模块中的缓存数据，进行FFT处理后将结果缓存到输出FIFO存储模块中，ARM处理器与FPGA模块之间的数据传输通过总线模块进行。

由多普勒测速原理可知，要测定弹丸径向飞行速度的关键是准确地测定多普勒频率。但由于多普勒信号是一个随时间变换的模拟量，为了能在数字处理系统中分析，必须先对多普勒信号进行采集、周期性离散化。本系统的数据采集模块主要由信号调理电路和AD转换电路组成。信号调理电路主要是将多普勒信号变换成适合系统后面电路处理的信号形式，如过滤无用的高低频噪声信号，对电压幅值进行处理，将单端信号变成差分信号等。这样既缓解了后面数字处理系统的难度，又提高了整个系统测量的准确性。AD转换电路是将模拟信号转换成数字信号的电路，即把连续时间变化的信号离散化的过程，转换后的数字信号输入FPGA模块进行处理。为提高系统实时性，采用乒乓操作高速存储数据，然后进行FFT运算，最后ARM处理器读取运算后的结果，并做功率谱识别、追踪法去除野点、拟合等后续处理，最终得到处理后速度曲线，并计算得到初速度值。

结合图4，本发明基于外弹道毫米波测速雷达信号实时处理方法，包括以下步骤：

步骤1，信号调理电路将多普勒信号变换成适合系统电路处理的模拟信号；

步骤2，AD转换电路将模拟信号转换成数字信号，并输入FPGA模块进行处理；

步骤3，FPGA模块作为协处理器，完成从时域信号到频域信号的转换；

步骤4，ARM处理器作为主控制器，负责整个系统的运行、控制各模块间的通信以及数据的传输与存储，将FPGA模块输出的频域信号传送至上位机；

步骤5，上位机对频域信号做功率谱识别、追踪法去除野点、拟合处理，最终得到速度曲线，并计算得到初速度值。

进一步地，步骤3所述FPGA模块作为协处理器，完成从时域信号到频域信号的转换，具体如下：对AD转换电路输出的数字信号进行扩展并存储，乒乓FIFO存储模块存满1024点后开始做FFT变换，将FFT变换结果缓存到输出FIFO存储模块中，FIFO存储模块的数据通过总线模块从FPGA模块传输到ARM处理器。

进一步地，步骤5所述上位机对频域信号做功率谱识别、追踪法去除野点、拟合处理，最终得到速度曲线，并计算得到初速度值，具体如下：

(1)上位机对频域信号做功率谱识别，求出当前时间点信号的最大功率谱，然后计算出最大功率谱对应的频率f_d(t)以及对应的速度值，再根据多普勒原理得出当前时间点对应的速度v(t)；

(2)在弹道上采集64个时间点的数据，并得到该64个时间点对应的速度V(t)；

(3)根据该64个时间点所对应的速度-时间关系，得到速度-时间曲线，并采用追踪法去除野点；

(4)用线性拟合的方法得到最终的速度曲线，并计算得到初速度值。

实施例1

本发明是基于外弹道的毫米波测速雷达实时处理系统，如图1～2，使用基于ARM处理器和FPGA模块相结合的系统架构。系统的大致流程是：雷达工作时，发射机内部的电磁波振荡源会产生频率稳定的连续电磁波f₀，并借助发射天线向目标的飞行方向发送，同时还将其中一部分电磁波传送给接收机的混频器。接收机接收飞行目标反射回来的电磁波信号f₁，混频器再混频处理信号f₁和f₀就能得到多普勒信号f_d，f_d经放大滤波，抑制信号中无用的高、低频信号分量以提高信噪比，从而提高雷达接收机的灵敏度。红外启动器为终端处理系统提供一个同步的触发信号，如弹丸射出膛口的一瞬间，红外将发送一个启动信号给信号实时处理系统。信号实时处理系统则完成数据同步采集与存储、FFT变换、分析信号频谱、数据传输等功能。上位机通过显控终端为信号实时处理系统提供延时等工作参数，并对信号处理模块传递过来的功率谱数据进行分析得出目标径向速度。

本系统中ARM处理器有两方面的作用，一是对FPGA模块进行控制，包括：系统复位，软件触发，延时参数设置；另一方面是读取FPGA模块中的功率谱数据并进行分析，最终得到目标的运动参数。FPGA模块主要完成数据的高速采集与实时数字信号处理。FPGA模块内部主要由地址译码模块、AD转换控制电路模块、总线模块、时钟发生模块、乒乓FIFO存储模块、FFT处理模块、输出FIFO存储模块，各模块间及整个系统的时序控制用Verilog HDL语言来编写。当红外发出触发信号后，雷达接收机首先将接收到模拟信号发送给本发明系统，信号经过滤波、放大后进行AD转换，转换后的数字信号输入进FPGA模块。

为了提高系统的实时性，本实施例中ARM与FPGA的数据传输首选了无须CPU干预的直接内存访问(DMA)方式。DMA是一种实现大批量数据高速传递的最有效方法。FPGA驱动程序里实现DMA的工作包括申请DMA通道、分配缓冲区、配置DMA控制器的各寄存器和编写中断处理函数。上述基于外弹道毫米波测速雷达信号实时处理系统采用Altera公司EP3C25F256I7FPGA、AD公司AD8131和AD9220、东芯公司SEP3203F50构成FPGA+高速ADC+嵌入式ARM的硬件架构的高性能硬件电路板来实现。FPGA主要负责对高速数据的采集和FFT变换；ARM主要接收FPGA的数据，并进行数据分析，推导速度，以及与显示控制终端进行通信。ARM与FPGA之间的数据传输通过总线方式进行。

本系统FPGA中内部功能模块的架构图参见图3，FPGA内部主要由地址译码模块、AD转换控制电路模块、总线模块、时钟发生模块、乒乓FIFO存储模块、FFT处理模块、输出FIFO存储模块七个模块组成，各模块间及整个系统的时序控制用Verilog HDL语言来编写。结合图4，具体工作过程如下：

①在系统开始工作之前，先设定系统的工作参数。即在ARM端输入FPGA工作所需要的延时参数，并复位整个系统。

②系统准备就绪，并在外部火焰触发后延时一段时间再启动工作。

③雷达接收机将接收到模拟信号发送给本系统，信号经过滤波、放大后进行AD转换。

④对采样后的数据进行扩展并存储，存满1024点后开始做FFT变换，处理后将结果缓存到输出FIFO中，数据从FPGA传输到ARM主存。此时主存里需要开辟一个DMA缓存区。

⑤当数据传输完成后会触发DMA中断，并设置DMA完成标志信号，以表示此时缓冲区数据可以做功率谱分析了。

⑥求出当前时间点信号的最大功率谱，然后计算出频率f_d(t)以及对应的速度值，再根据多普勒原理得出当前时间点对应的速度V(t)。

⑦考虑到算法的复杂度和外推测量精度要求，本设计在弹道上采集了64个时间点的数据，并得到对应的速度V(t)。

⑧处理64个时间点所对应的V-T关系，显示V-T曲线，优化剔除野点。

⑨用线性拟合的方法求得初速V，并显示V-T曲线，保存数据。

本发明基于ARM嵌入式技术+FPGA器件相结合的测速系统通用性能好、功能可扩展性强、测试精度和测试效率高；在外弹道速度和时间关系的测试中，采用先进可靠的频谱分析法，从而有效地在各种复杂的背景干扰和噪声中提取有用的信号，并提高了雷达测试的作用距离、测试精度和可信度，以及整机的抗干扰能力；具有集成度高、功耗低、成本低的优点，可应用于火炮、靶场等领域，还可以进一步推广到其他各种武器测速范围的应用。