降压开关电源的利记博彩app
【专利摘要】降压开关电源，包括输出端与功率NMOS管控制端连接的逻辑驱动电路，所述逻辑驱动电路包括PWM信号产生器和用于直接驱动功率NMOS栅极且成反相器连接形式的第一PMOS管和第一NMOS管，所述第一PMOS管和第一NMOS管的漏端作为逻辑驱动电路的输出端；所述逻辑驱动电路的输出端还连接一下拉支路。采用本实用新型所述的降压开关电源，通过对栅极信号的控制和检测即可实现电感电流过零和谐振波谷检测，省去了多个外围元件和减少芯片的引脚，大大降低了芯片和电源系统的成本。
【专利说明】降压开关电源【技术领域】
[0001] 本实用新型属于集成电路领域，涉及一种降压开关电源。
【背景技术】
[0002]隔离式DC/DC转换器在实现输出与输入电气隔离时，通常采用变压器来实现，由于变压器具有变压的功能，所以有利于扩大转换器的输出应用范围，也便于实现不同电压的多路输出，或相同电压的多种输出。
[0003]在开关电源管理芯片中，根据电感电流电压工作模式的不同可以分为CCM(连续电流工作模式)，BCM (临界连续电流工作模式)，DCM(断续电流工作模式)以及为了提高效率的QR (准谐振控制模式)等。不同的电源系统设计中会采用不同的工作模式，例如在AC-DC的LED (Light Emitting Diode)照明电源设计中为了更简单方便计算和控制LED的输出电流，有芯片会采用BCM或DCM模式，通过检测电感电流过零可实现对LED的恒流控制，有的芯片为了提高效率会采用QR控制模式，此时需要增加波谷检测。
[0004]图1给出了传统的BUCK架构检测方法系统电路图。L1，L2为耦合电感，DO为续流二极管，Ql为Low side功率NMOS开关管，Rfh和Rfl为分压电阻。要实现LI和Np的电感电流过零检测和谐振波谷检测都需要通过ZCD引脚的电压检测输入到控制芯片实现。
[0005]BCM工作模式是指在电感或变压器的电流降低为零时产生开启功率管信号，而QR工作模式是指在电感或变压器电流降为零后在功率管的漏端会发生谐波振荡，在谐振波形到达波谷的时候开启功率管。
[0006]图2给出了上述应用图中关键节点的电压和电流波形。控制芯片通过检测Z⑶波形的a电压可实现电感电流的过零判断，对谐振波谷的检测则通过芯片内部的波谷检测电路检测ZCD的b点实现。由于芯片为低压控制器，ZCD需要为低压波形，且其波形能够映射LX的波形才可实现检测功能。为了实现ZCD这一功能，三种电路需要增加耦合电感L2或辅助绕组Ns以及分压电阻Rfh和Rf来实现。这额外的元器件增加的电感和变压器的设计复杂度，同时也大幅增加了系统的成本。
实用新型内容
[0007]针对现有的芯片为了实现电感电流过零和谐振波谷检测需要增加耦合电感或辅助绕组以及分压电阻，从而造成了增加系统设计复杂度和成本增加的不足，本实用新型提供一种降压开关电源。
[0008]降压开关电源，包括电感、续流二极管、功率MOS管和控制芯片，所述功率MOS管的源级到地之间连接有检测电阻；所述功率MOS管的栅极和源级均与控制芯片连接，所述控制芯片包括控制根据输出信号调节功率MOS管开关占空比的控制环路，其特征在于，所述控制环路还包括一下拉支路，所述下拉支路具备如下功能:在每周期内功率NMOS管栅极下降沿结束后，下拉支路开始持续时间为Tl的下拉状态。
[0009]对本领域技术人员，实现上述逻辑运算功能容易实现，对复杂逻辑，可以利用硬件编程语言例如VHDL或VERILOG编程生成门级逻辑电路，本实用新型中上述逻辑功能相当简单，本领域技术人员可以直接根据逻辑关系，利用与门、或门、传输门、触发器等门级电路组合实现。
[0010]优选的，所述逻辑驱动电路还包括屏蔽电路，所述屏蔽电路具备如下功能:在Tl结束后，开始持续时间为T2的屏蔽状态，屏蔽状态时，所述栅极比较器的输出信号保持不变。
[0011]进一步的，所述屏蔽电路由第一或非门和第二触发计时器组成，所述第一或非门的两个输入端分别连接第二触发计时器和栅极比较器的输出端，所述第一或非门的输出端作为电流过零和谐振波谷检测信号输出端；
[0012]所述第二触发计时器的输入端连接第一触发计时器的输出端，所述第二触发计时器检测输入信号的下降沿，并以下降沿为起点，持续时间为T2的高电平输出。
[0013]优选的，还包括钳位支路，所述钳位支路由钳位二极管和泄放NMOS管组成，所述钳位二极管正向端和反向端分别连接逻辑驱动电路的输出端和泄放NMOS管的漏极，所述泄放NMOS管的源极接地，栅极连接所述第一 PMOS管和第一匪OS管的栅极
[0014]优选的，所述下拉支路由下拉MOS管和与下拉管栅极连接的第一触发计时器连接，所述第一触发计时器的输入端与PWM信号产生器的输出端连接，所述第一触发计时器检测输入信号的下降沿，并以下降沿为起点，持续时间为Tl的高电平输出。
[0015]进一步的，触发计时器由第一支路、电容和第二或非门组成，
[0016]触发计时器的信号输入端通过第一支路与或非门的第一输入端连接，所述第一支路包括至少3个以上的奇数个连续连接的反相器，所述电容连接在任一反相器的输出端和地之间；
[0017]触发计时器的信号输入端还直接与第二或非门的第二输入端连接，所述第二或非门的输出端作为触发计时器的输出端。
[0018]本实用新型具有以下有益效果:
[0019]采用本实用新型所述的降压开关电源，通过对栅极信号的控制和检测即可实现电感电流过零和谐振波谷检测，省去了多个外围元件和减少芯片的引脚，大大降低了芯片和电源系统的成本。
【专利附图】
【附图说明】
[0020]图1为传统BUCK架构下电流过零和谐振波谷检测电路示意图；
[0021]图2为传统BUCK架构下关键节点的波形示意图；
[0022]图3示出本实用新型所述降压开关电源一种【具体实施方式】示意图；
[0023]图4示出本实用新型所述控制芯片一种【具体实施方式】示意图
[0024]图5示出本实用新型如图4的【具体实施方式】的节点波形示意图。
【具体实施方式】
[0025]下面结合附图，对本实用新型的【具体实施方式】作进一步的详细说明。
[0026]降压开关电源，包括电感、续流二极管、功率MOS管和控制芯片，所述功率MOS管的源级到地之间连接有检测电阻；所述功率MOS管的栅极和源级均与控制芯片连接，所述控制芯片包括控制根据输出信号调节功率MOS管开关占空比的控制环路，其特征在于，所述控制环路还包括一下拉支路，所述下拉支路具备如下功能:在每周期内功率NMOS管栅极下降沿结束后，下拉支路开始持续时间为Tl的下拉状态。
[0027]如图4所示给出本实用新型所述控制芯片一个【具体实施方式】，逻辑驱动电路由第一触发计时器、第二触发计时器31、PWM比较器33、第三触发计时器32、RS触发器组成。其中第一、第二、第三触发计时器分别产生700、800、20纳秒延时。
[0028]Logic模块产生信号AO控制PM1，NM2，模块21的开关，Al控制NMl的开关，A2用于屏蔽一段时间内CMPl比较器的输出。AO为高电平时候，开启PMl管,用于快速开启Ql管，Ql工作在导通状态。AO转为低电平后，PMl关断，Logic产生700ns脉宽的Al电平信号用于开启匪I管，匪1对GATE进行快速放电，Ql被关断，同时匪2和NM3也处于开启状态。Al转为低电平后，匪I关断，GATE仅由匪2下拉关断和模块21进行正电压钳位(D0为肖特基二极管)，电路处于等待过零和波谷检测状态，当电感电流降为零时，LX节点发生谐振，GATE上的电压会变为负电压，CMPl检测GATE的负电压同_30mV基准进行比较实现对过零和波谷的检测。A2用于屏蔽在GATE处于检测等待状态前CMPl的错误输出信号，确保ZCD_Vally_Detect为正确的过零和波谷检测输出。
[0029]Logic模块实现逻辑功能，对本领域技术人员，实现上述逻辑运算功能均容易实现，对复杂逻辑，可以利用硬件编程语言例如VHDL或VERIL0G编程生成门级逻辑电路，上述逻辑功能相当简单，本领域技术人员可以直接根据逻辑关系，利用与门、或门、传输门、触发器等门级电路组合实现。
[0030]简单来说，大尺寸管子PMl和匪I实现对Ql的快速开启和关断，在完成快速关断后，将GATE的下拉阻抗增大，等待LX发生谐振，发生谐振时，Ql的Cgd寄生电容会耦合电流至下拉阻抗产生的负电压来触发CMPl比较器实现检测。若不改变下拉阻抗的，直接用匪I的下拉阻抗实现对LX的波形检测，耦合电流在匪I上产生的电压会只有几毫伏，比较器将很难实现正确的检测。
[0031]对匪2下拉阻抗的设计应满足下面公式:
[0032]
【权利要求】
1.降压开关电源，包括电感、续流二极管、功率MOS管和控制芯片，所述功率MOS管的源级到地之间连接有检测电阻；所述功率MOS管的栅极和源级均与控制芯片连接，所述控制芯片包括控制根据输出信号调节功率MOS管开关占空比的控制环路，其特征在于，所述控制环路还包括一下拉支路，所述下拉支路具备如下功能:在每周期内功率NMOS管栅极下降沿结束后，下拉支路开始持续时间为Tl的下拉状态，所述Tl持续时间不大于开关电源工作周期的10%。
2.如权利要求1所述的降压开关电源，其特征在于，所述逻辑驱动电路还包括屏蔽电路，所述屏蔽电路具备如下功能:在Tl结束后，开始持续时间为T2的屏蔽状态，屏蔽状态时，所述栅极比较器的输出信号保持不变。
3.如权利要求2所述的降压开关电源，其特征在于，所述屏蔽电路由第一或非门和第二触发计时器组成，所述第一或非门的两个输入端分别连接第二触发计时器和栅极比较器的输出端，所述第一或非门的输出端作为电流过零和谐振波谷检测信号输出端；所述第二触发计时器的输入端连接第一触发计时器的输出端，所述第二触发计时器检测输入信号的下降沿，并以下降沿为起点，持续时间为T2的高电平输出。
4.如权利要求1所述的降压开关电源，其特征在于，还包括钳位支路，所述钳位支路由钳位二极管和泄放NMOS管组成，所述钳位二极管正向端和反向端分别连接逻辑驱动电路的输出端和泄放NMOS管的漏极，所述泄放NMOS管的源极接地，栅极连接所述第一 PMOS管和第一 NMOS管的栅极。
5.如权利要求1所述的降压开关电源，其特征在于，所述下拉支路由下拉MOS管和与下拉管栅极连接的第一触发计时器连接，所述第一触发计时器的输入端与PWM信号产生器的输出端连接，所述第一触发计时器检测输入信号的下降沿，并以下降沿为起点，持续时间为Tl的高电平输出。
6.如权利要求3或5所述的降压开关电源，其特征在于，触发计时器由第一支路、电容和第二或非门组成，触发计时器的信号输入端通过第一支路与或非门的第一输入端连接，所述第一支路包括至少3个以上的奇数个连续连接的反相器，所述电容连接在任一反相器的输出端和地之间；触发计时器的信号输入端还直接与第二或非门的第二输入端连接，所述第二或非门的输出端作为触发计时器的输出端。
【文档编号】G01R19/04GK203574543SQ201320769161
【公开日】2014年4月30日 申请日期:2013年11月30日 优先权日:2013年11月30日
【发明者】易坤, 陈雪松, 高继, 赵方麟 申请人:成都岷创科技有限公司