专利名称：时差法超声波流量计的利记博彩app
技术领域：
本实用新型涉及一种流量计，特别是一种用于测量液体或气体流量的时差法超声波流量计。
背景技术：
利用超声波测量液体和气体的流量有很多优点，如几乎无压力损失、对管径的适应性强等。时差法超声波流量计通过测量超声波在流体中顺流、逆流传播相同距离时的传播时间差来计算流量。目前，公知的时差法超声波流量计多以单片机为核心做计量控制，在发射超声波后检测接收信号某个过零点的出现时间以确定传播时间，进而计算流量，但此方法中接收信号被利用到的信息量过少，因此计量精度低，且抗干扰能力差。
实用新型内容本实用新型是针对现有技术中基于过零检测进行时差法流量计量的精度低、抗干扰能力差的缺陷，提供一种声路数范围为I至10、基于ARM芯片和FPGA芯片的时差法超声波流量计。实现上述目的采用的技术方案是:一种时差法超声波流量计，这种流量计包括ARM芯片、FPGA芯片、32位RAM、发射接收系统电路、分别位于声路的流路上游侧和流路下游侧的超声波换能器、信号调理电路、A/D转换芯片和双口 RAM芯片；其中:ARM芯片分别与FPGA芯片和双口 RAM芯片相连，FPGA芯片还分别与32位RAM和A/D转换芯片相连，ARM芯片和FPGA芯片分别与发射接收系统电路相连，发射接收系统电路分别与各超声波换能器相连，发射接收系统电路还与信号调理电路相连，信号调理电路还分别与A/D转换芯片和ARM芯片相连。所述的32位RAM由I片32位的RAM芯片构成或用2 10片RAM芯片扩展构成。还包括与双口 RAM芯片相连的计量数据存储和人机交互控制电路；该计量数据存储和人机交互控制电路包括微控制器芯片、液晶显示模块、键盘驱动芯片、铁电存储器和实时时钟心片；其中:微控制器芯片分别与双口 RAM芯片和液晶显示模块相连，键盘驱动芯片、铁电存储器和实时时钟芯片均与微控制器芯片相连。发射接收系统电路包括CPLD芯片、分别与各超声波换能器相连的各发射电路、分别与各超声波换能器相连的各高压保护电路、模拟开关电路和接收放大电路；其中:CPLD芯片分别与ARM芯片、FPGA芯片和模拟开关电路相连，CPLD芯片还分别与各发射电路相连，各高压保护电路分别与模拟开关电路相连，模拟开关电路与接收放大电路相连，接收放大电路与信号调理电路相连。信号调理电路包括D/A转换芯片、AGC电路、信号放大和偏置电路；其中:D/A转换芯片分别与ARM芯片和AGC电路相连，发射接收系统电路与AGC电路相连，AGC电路与信号放大和偏置电路相连，信号放大和偏置电路与A/D转换芯片相连。[0011]这种流量计的声路数范围为1-10。计量时，ARM芯片和FPGA芯片控制发射接收系统电路使某声路上游超声波换能器发射超声波、下游超声波换能器接收超声波，FPGA芯片控制A/D转换芯片对经过处理后的接收信号采集2048个数据，再控制该声路下游超声波换能器发射超声波、上游超声波换能器接收超声波并采集数据，执行N次后，分别得到顺流、逆流N次采样数据的累加和，以FPGA芯片实现的基本数字信号处理算法为基础ARM芯片可据此数据算出该声路的线流速，同理算出所有声路的线流速后，可算出流体流速及流量。本新型的有益效果是:这种流量计利用ARM芯片和FPGA芯片实现了高效的数据采集控制和先进的流量算法，接收信号被利用到的信息量大，计量精度高，抗干扰能力强，实时性好。
图1为本实用新型的总体结构框图。图2为两声路流量计的各部件连接结构不意图。图3为两声路流量计的主要数字电路连接示意图。图4为两声路流量计的AGC电路的原理图。图中:1、ARM芯片，2、FPGA芯片，3、32位RAM，4、发射接收系统电路，5、信号调理电路，6、A/D转换芯片，7、双口 RAM芯片，8、计量数据存储和人机交互控制电路，9、第I声路上游超声波换能器，10、第I声路下游超声波换能器，11、第2声路上游超声波换能器，12、第2声路下游超声波换能器，13、U2发射电路，14、Ul发射电路，15、Dl发射电路，16、D2发射电路，17、模拟开关电路，18、接收放大电路，19、CPLD芯片，20、D/A转换芯片，21、AGC电路，22、信号放大和偏置电路，23、RAM-A芯片，24、RAM-B芯片，25、微控制器芯片，26、液晶显示模块，27、键盘驱动芯片，28、铁电存储器，29、实时时钟芯片，30、U2高压保护电路，31、Ul高压保护电路，32、Dl高压保护电路，33、D2高压保护电路。
具体实施方式
以下结合附图和实施例对本新型做进一步说明。本新型是一种时差法超声波流量计，声路数的范围为I至10。如图1所示，该流量计包括ARM芯片、FPGA芯片、32位RAM、发射接收系统电路、分别位于声路的流路上游侧和流路下游侧的超声波换能器、信号调理电路、A/D转换芯片、双口 RAM芯片、计量数据存储和人机交互控制电路；其中:ARM芯片分别与FPGA芯片和双口RAM芯片相连，FPGA芯片还分别与32位RAM和A/D转换芯片相连，ARM芯片和FPGA芯片分别与发射接收系统电路相连，发射接收系统电路分别与各超声波换能器相连，发射接收系统电路还与信号调理电路相连，信号调理电路还分别与A/D转换芯片和ARM芯片相连，双口 RAM芯片还与计量数据存储和人机交互控制电路相连。参见图2，本实施例以两声路为例。32位RAM(3)由两片16位RAM芯片即RAM-A芯片(23)和RAM-B芯片(24)扩展构成。发射接收系统电路(4)包括CPLD芯片(19)、分别与各超声波换能器相连的各发射电路、分别与各超声波换能器相连的各高压保护电路、模拟开关电路(17)、接收放大电路(18) ； Ul发射电路(14)、U1高压保护电路(31)均与第I声路上游超声波换能器(9)相连，U2发射电路(13)、U2高压保护电路(30)均与第2声路上游超声波换能器(11)相连，Dl发射电路(15)、D1高压保护电路(32)均与第I声路下游超声波换能器(10)相连，D2发射电路(16)、D2高压保护电路(33)均与第2声路下游超声波换能器(12)相连，若声路数为M (M在I至10的范围内取值)，则超声波换能器、发射电路、高压保护电路的数量都为M的2倍；CPLD芯片(19)分别与ARM芯片(I)、FPGA芯片(2)和模拟开关电路(17)相连，CPLD芯片(19)还分别与各发射电路相连，各高压保护电路分别与模拟开关电路(17)相连，模拟开关电路(17)与接收放大电路(18)相连，接收放大电路
(18)与信号调理电路(5)相连；在超声波换能器和模拟开关电路(17)之间加入高压保护电路可使模拟开关电路(17)避免承受过高的发射电压。信号调理电路(5)包括D/A转换芯片(20)、AGC电路(21)、信号放大和偏置电路(22) ;D/A转换芯片(20)分别与ARM芯片
(I)和AGC电路(21)相连，发射接收系统电路(4)与AGC电路(21)相连，AGC电路(21)与信号放大和偏置电路(22)相连，信号放大和偏置电路(22)与A/D转换芯片(6)相连。计量数据存储和人机交互控制电路(8)包括微控制器芯片(25)、液晶显示模块(26)、键盘驱动芯片(27)、铁电存储器(28)、实时时钟芯片(29);微控制器芯片(25)分别与双口 RAM芯片(7)和液晶显示模块(26)相连，键盘驱动芯片(27)、铁电存储器(28)和实时时钟芯片(29)均与微控制器芯片(25)相连。作为优选:ARM芯片(I)是LPC22XX系列芯片中的一种，FPGA芯片⑵是Cyclone系列芯片中I/O引脚数大于127的一种。在图3中，两声路流量计中主要数字电路的连接关系为:ARM芯片⑴的片选使能输出引脚CE1、写使能输出引脚WE、输出使能输出引脚0E、地址输出引脚A[2:20]、数据输入/输出引脚D[0: 31]分别与FPGA芯片(2)定义的片选使能输入引脚CEP、写使能输入引脚WEP、输出使能输入引脚0EP、地址输入引脚A[0:18] p、数据输入/输出引脚D[0: 31] P相连，FPGA芯片⑵定义的片选使 能输出引脚CEf、写使能输出引脚WEf、输出使能输出引脚OEf、地址输出引脚A[0:17] F、数据输入/输出引脚D[0:15] F分别与RAM-A芯片(23)的引脚CE、引脚WE、引脚0E、引脚A[0:17]、引脚D[0:15]相连，FPGA芯片(2)定义的引脚CEF、引脚WEf、引脚OEf、引脚A[0:17] F、数据输入/输出引脚D [16:3仏分别与RAM-B芯片(24)的引脚CE、引脚WE、引脚0E、引脚A[0:17]、引脚D[0:15]相连，ARM芯片(I)用于设置工作声路的I/O引脚CHO、CHU CH2、CH3分别与CPLD芯片(19)相连，FPGA芯片(2)定义的上下游切换控制引脚SH和发射控制信号引脚UP+、UP-、DN+、DN-分别与CPLD芯片(19)相连，A/D转换芯片(6)的转换时钟输入引脚CLK、数据引脚D[0:11]分别与FPGA芯片(2)定义的ADC转换时钟输出引脚ACLK、数据引脚D[0: 11]AD相连，ARM芯片⑴的片选使能输出引脚CE3、引脚WE、引脚A[2:3]、引脚D[0: 7]分别与D/A转换芯片(20)的引脚CE、引脚WE、引脚A[0:1]、引脚D[0: 7]相连，ARM芯片(I)的片选使能输出引脚CEO、引脚WE、引脚0E、引脚A[0:10]、引脚D[0: 7]分别与双口 RAM芯片(7)的引脚CE^引脚WEl、引脚OE^引脚A[0:10]p引脚D[0: 7L相连，微控制器芯片(25)的片选使能输出引脚CEO、写使能输出引脚WE、输出使能输出引脚0E、地址输出引脚A[0:10]、数据输入/输出引脚D[0:7]分别与双口 RAM芯片(7)的引脚CEk、引脚WEk、引脚OEk、引脚A[0:10] κ、引脚D[0: 7]κ相连。在图4中，Ampl为可控增益选频放大器，型号为MC1350，Amp2为运算放大器，Tl为中频变压器，Ampl的电源和地引脚分别接+12V和地，接收放大电路(18)的两输出端分别经电容Cl和C2与Ampl的同相和反相输入端相连，Ampl的同相和反相输出端分别与电容C4的两脚相连，电容C4的两脚分别与Tl的原边绕组两端子相连，电容C4的两脚还分别经电容C5和C6与信号放大和偏置电路(22)的两输入端相连，Tl的原边绕组的中间抽头接+12V。Amp2的正、负电源引脚分别接+12V、地，Amp2的同相输入端与D/A转换芯片(20)的模拟信号输出引脚相连，Amp2的反相输入端与电阻R2以及R3相连，电阻R3的另一脚接地，电阻R2的另一脚与Amp2的输出端以及电阻Rl相连，电阻Rl的另一脚与Ampl的AGC控制电压输入引脚以及电容C3相连，电容C3的另一脚接地。本实用新型的使用方法及工作过程如下:ARM芯片(I)通过I/O输出引脚CH0、CH1、CH2、CH3设置要采集数据的声路，清零FPGA芯片(2)内部RAM的顺流数据存储区和逆流数据存储区。FPGA芯片(2)使引脚SH输出高电平选择该声路上游超声波换能器发射超声波、下游超声波换能器接收超声波，通过引脚UP+、UP-、DN+、DN-产生发射控制信号并计时，根据这些信号CPLD芯片(19)控制模拟开关电路(17)连接该声路下游超声波换能器对应的高压保护电路至接收放大电路(18)，CPLD芯片(19)还为该声路上游超声波换能器的发射电路生成发射控制脉冲，当FPGA芯片
(2)计时达到预设值时控制A/D转换芯片(6)对经过信号调理电路(5)后的信号进行采样，读入采样数据并和顺流数据存储区的数据相加再把累加和存入此存储区，延迟一段时间，FPGA芯片(2)使引脚SH输出低电平选择该声路下游超声波换能器发射超声波、上游超声波换能器接收超声波，产生发射控制信号，计时完成后控制A/D转换芯片(6)采集数据并和逆流数据存储区的数据相加再把累加和存入此存储区。重复上述过程N次，分别得到N次顺流、逆流数据的累加和，ARM芯片(I)结合FPGA芯片(2)利用这些数据做计算。FPGA芯片
(2)可完成点数可调的浮点FFT、IFFT和复数数组乘法功能，在做相应运算前ARM芯片(I)把数据存入32位RAM (3)，接下来FPGA芯片⑵掌握32位RAM (3)的控制权并进行运算，完成后ARM芯片⑴重新控制32位RAM(3)。ARM芯片⑴以FPGA芯片⑵完成的这些算法为基础实现综合算法求出传播时间和时差，进一步求出该声路的线流速。ARM芯片(I)通过I/O输出引脚CHO、CHU CH2、CH3选择下一声路，按上述方法可求得下一声路的线流速，各声路的线流速都求出后分别乘以权系数再相加可得到流速，进而可求得流量。ARM芯片
(I)周期性的通过D/A转换芯片(20)调整AGC电路(21)的放大倍数以稳定被采样的信号的幅值。ARM芯片(I)利用双口 RAM芯片(7)与微控制器芯片(25)交换数据，微控制器芯片(25)结合铁电存储器(28)、实时时钟芯片(29)、键盘驱动芯片(27)、液晶显示模块(26)实现数据存储查询以及人机交互等功能。以上公开的仅为本实用新型的具体实施例，但本实用新型并非局限于此，任何本领域的技术人员能思之的变化，都应落在本实用新型的保护范围之内。
权利要求1.一种时差法超声波流量计，其特征在于，这种流量计包括ARM芯片、FPGA芯片、32位RAM、发射接收系统电路、分别位于声路的流路上游侧和流路下游侧的超声波换能器、信号调理电路、A/D转换芯片和双口 RAM芯片； 其中:ARM芯片分别与FPGA芯片和双口 RAM芯片相连，FPGA芯片还分别与32位RAM和A/D转换芯片相连，ARM芯片和FPGA芯片分别与发射接收系统电路相连，发射接收系统电路分别与各超声波换能器相连，发射接收系统电路还与信号调理电路相连，信号调理电路还分别与A/D转换芯片和ARM芯片相连。
2.根据权利要求1所述的时差法超声波流量计，其特征在于，所述的32位RAM由I片32位的RAM芯片构成或用2 10片RAM芯片扩展构成。
3.根据权利要求1所述的时差法超声波流量计，其特征在于，还包括与双口RAM芯片相连的计量数据存储和人机交互控制电路；该计量数据存储和人机交互控制电路包括微控制器芯片、液晶显不|旲块、键盘驱动芯片、铁电存储器和实时时钟芯片； 其中:微控制器芯片分别与双口 RAM芯片和液晶显示模块相连，键盘驱动芯片、铁电存储器和实时时钟芯片均与微控制器芯片相连。
4.根据权利要求1所述的时差法超声波流量计，其特征在于，所述的发射接收系统电路包括CPLD芯片、分别与各超声波换能器相连的各发射电路、分别与各超声波换能器相连的各高压保护电路、模拟开关电路和接收放大电路； 其中:CPLD芯片分别与ARM芯片、FPGA芯片和模拟开关电路相连，CPLD芯片还分别与各发射电路相连，各高压保护电路分别与模拟开关电路相连，模拟开关电路与接收放大电路相连，接收放大电路与信号调理电路相连。
5.根据权利要求1所述的时差法超声波流量计，其特征在于，所述的信号调理电路包括D/A转换芯片、AGC电路、信号放大和偏置电路；其中:D/A转换芯片分别与ARM芯片和AGC电路相连，发射接收系统电路与AGC电路相连，AGC电路与信号放大和偏置电路相连，信号放大和偏置电路与A/D转换芯片相连。
6.根据权利要求1-5中任一项所述的时差法超声波流量计，其特征在于，这种流量计的声路数范围为1-10。
专利摘要一种时差法超声波流量计，包括ARM芯片、FPGA芯片、RAM、发射接收系统电路、分别位于声路的流路上游侧和流路下游侧的超声波换能器、信号调理电路、A/D转换芯片和双口RAM芯片；ARM芯片分别与FPGA芯片和双口RAM芯片相连，FPGA芯片分别与32位RAM和A/D转换芯片相连，ARM芯片和FPGA芯片分别与发射接收系统电路相连，发射接收系统电路与各超声波换能器相连，发射接收系统电路与信号调理电路相连，信号调理电路分别与A/D转换芯片和ARM芯片相连。这种流量计利用ARM芯片和FPGA芯片实现了高效的数据采集控制和先进的流量算法，接收信号被利用到的信息量大，计量精度高，抗干扰能力强，实时性好。
文档编号G01F1/66GK203053499SQ201320064490
公开日2013年7月10日 申请日期2013年2月5日 优先权日2013年2月5日
发明者刘健, 李思颖 申请人:刘健