压力传感器及其形成方法
【专利摘要】一种压力传感器及其形成方法，其中，压力传感器包括：具有器件区的衬底，所述衬底表面具有第一介质层；位于器件区的第一介质层表面的第二介质层，所述第二介质层具有台阶状侧壁；位于第一介质层和第二介质层表面的第一电极层，所述第一电极层具有位于第二介质层的台阶状侧壁表面的台阶区，所述第一电极层的台阶区表面形貌与所述第二介质层侧壁表面形貌相对应而呈台阶状；位于第一电极层表面的第二电极层，所述第二电极层和第一电极层之间电隔离，且器件区的第二电极层和第一电极层之间具有空腔，所述空腔内第二电极层表面形貌与空腔内第一电极层表面形貌相互对应而呈台阶状。所述压力传感器的灵敏度得到提高。
【专利说明】压力传感器及其形成方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，尤其涉及一种压力传感器及其形成方法。
【背景技术】
[0002]微机电系统(Micro-ElectroMechanical System,简称MEMS)是一种获取信息、处理信息和执行操作的集成器件。微机电系统中的传感器能够接收压力、位置、速度、加速度、磁场、温度或湿度等外部信息，并将所获得的外部信息转换成电信号，以便于在微机电系统中进行处理。压力传感器即是一种将压力信号转换为电信号的转换器件。
[0003]电容式压力传感器是现有压力传感器中的一种，请参考图1，是现有技术的一种电容式压力传感器的剖面结构示意图，包括:衬底100，所述衬底100包括:半导体基底、位于半导体基底表面的半导体器件(例如CMOS器件)、电连接所述半导体器件的电互连结构、以及电隔离半导体器件和电互连结构的介质层；位于衬底100表面的第一电极层101，所述第一电极层101能够通过衬底100内的电互连结构与衬底100内的半导体器件电连接；位于衬底100和第一电极层101表面的第二电极层102，且所述第一电极层101和第二电极层102之间具有空腔103，所述空腔103使第一电极层101和第二电极层102电隔离；位于第二电极层102表面的绝缘层104，所述绝缘层104暴露出部分第二电极层102。
[0004]所述第一电极层101、第二电极层102以及空腔103构成电容结构，当所述第二电极层102在受到压力时，所述第二电极层102发生形变，导致所述第一电极层101和第二电极层102之间的距离发生变化，造成所述电容结构的电容值发生改变。由于所述第二电极层102受到的压力与所述电容结构的电容值相对应，因此能够将第二电极层102受到的压力转化为所述电容结构输出的电信号。
[0005]然而，现有的压力传感器灵敏度有限，无法适应技术发展的需求。
【发明内容】
[0006]本发明解决的问题是提供一种压力传感器及其形成方法，提高压力传感器的灵敏度。
[0007]为解决上述问题，本发明提供一种压力传感器的形成方法，包括:衬底，所述衬底具有器件区，所述衬底表面具有第一介质层；位于器件区的第一介质层表面的第二介质层，所述第二介质层由若干层台阶层堆叠构成，所述第二介质层具有第一表面、以及与第一表面相对的第二表面，所述第二介质层的第一表面与第一介质层相接触，自所述第二介质层的第一表面至第二表面，所述若干层台阶层平行于衬底表面方向的尺寸逐层缩小，第二介质层具有台阶状侧壁；位于第一介质层和第二介质层表面的第一电极层，所述第一电极层具有台阶区，所述第一电极层的台阶区位于第二介质层的台阶状侧壁表面，所述第一电极层的台阶区表面形貌与所述第二介质层的台阶状侧壁表面形貌相对应，所述第一电极层的台阶区表面呈台阶状；位于第一电极层表面的第二电极层，所述第二电极层和第一电极层之间电隔离，且器件区的第二电极层和第一电极层之间具有空腔，所述空腔内的第二电极层表面形貌与空腔内的第一电极层表面形貌相互对应，第二电极层与第一电极层台阶区相对的表面呈台阶状；位于第二电极层表面的第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的开口。
[0008]可选的，所述若干层台阶层垂直投影于衬底表面的图形为若干同心圆形、若干同心方形或若干同心多边形。
[0009]可选的，所述衬底内具有半导体器件、以及电连接所述半导体器件的电互连结构。
[0010]可选的，所述第一电极层与所述电互连结构电连接。
[0011]可选的，所述半导体器件为CMOS器件。
[0012]可选的，所述衬底具有外围区，所述外围区包围所述器件区。
[0013]可选的，第一电极层位于器件区和外围区的第一介质层表面，第一电极层表面具有绝缘层，外围区的第二电极层位于所述绝缘层表面，所述绝缘层的材料为二氧化硅、氮化硅或氮氧化硅。
[0014]可选的，第一电极层位于器件区的第一介质层表面并暴露出外围区的第一介质层表面，外围区的第二电极层位于第一介质层表面。
[0015]可选的，位于第三介质层内的第一导电插塞和第二导电插塞，所述第一导电插塞与第一电极层电连接，且所述第一导电插塞与第二电极层电隔离，所述第二导电插塞与第二电极层电连接。
[0016]可选的，所述第一介质层的材料为氮化硅或碳氮化硅，所述第一电极层或第二电极层的材料为氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种组合，所述第二介质层或第三介质层的材料为二氧化硅、氮化硅、氮氧化硅、碳氮化硅或低K材料。
[0017]相应的，本发明还提供一种形成上述任一项所述的压力传感器的方法，包括:提供衬底，所述衬底具有器件区，所述衬底表面具有第一介质层；在器件区的第一介质层表面形成第二介质层，所述第二介质层由若干层台阶层堆叠构成，所述第二介质层具有第一表面、以及与第一表面相对的第二表面，所述第二介质层的第一表面与第一介质层相接触，自所述第二介质层的第一表面至第二表面，所述若干层台阶层平行于衬底表面方向的尺寸逐层缩小，第二介质层具有台阶状侧壁；在第一介质层和第二介质层表面形成第一电极层，所述第一电极层具有台阶区，所述第一电极层的台阶区位于第二介质层的台阶状侧壁表面，所述第一电极层的台阶区表面形貌与所述第二介质层的台阶状侧壁表面形貌相对应，所述第一电极层的台阶区表面呈台阶状；在所述第一电极层表面形成牺牲层，所述牺牲层的表面与第一电极层的表面相对应，位于第一电极层台阶区表面的牺牲层表面呈台阶状；在所述牺牲层表面形成第二电极层，所述第二电极层暴露出部分牺牲层表面；去除器件区的牺牲层，在器件区的第二电极层和第一电极层之间形成空腔，所述空腔内的第二电极层表面形貌与空腔内的第一电极层表面形貌相互对应，第二电极层与第一电极层台阶区相对的表面呈台阶状；在去除器件区的牺牲层之后，在第二电极层表面形成第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的开口。
[0018]可选的，所述第二介质层的形成方法包括:步骤S11，在第一介质层表面形成第二介质薄膜；步骤S12，在第二介质薄膜表面形成光刻胶层，所述光刻胶层定义了第二介质层的第一表面的图形；步骤S13，以所述光刻胶层为掩膜刻蚀所述第二介质薄膜直至暴露出第一介质层表面为止，形成第二介质层；步骤S14，缩小所述光刻胶层的尺寸，使所述光刻胶层暴露出部分第二介质层表面；步骤S15，在缩小所述光刻胶层的尺寸之后，以所述光刻胶层为掩膜，刻蚀部分深度的第二介质层；在步骤S15之后，重复步骤S14和步骤S15，直至所述第二介质层形成台阶状侧壁。
[0019]可选的，所述衬底还具有外围区，所述外围区包围所述器件区。
[0020]可选的，所述第一电极层形成于外围区和器件区的第一介质层表面，在形成牺牲层之前，在所述第一电极层表面形成绝缘层，所述绝缘层的材料为二氧化硅、氮化硅或氮氧化硅，且所述绝缘层的材料与牺牲层的材料不同。
[0021]可选的，所述牺牲层形成于器件区的绝缘层表面，且所述牺牲层暴露出外围区的绝缘层表面；所述第二电极层形成于外围区的绝缘层表面以及牺牲层的表面；在形成第二电极层之后，完全去除牺牲层，并暴露出器件区的绝缘层。
[0022]可选的，所述第一电极层形成于器件区的第一介质层表面，且所述第一电极层暴露出外围区的第一介质层表面；所述牺牲层形成于所述第一电极层的侧壁和顶部表面；所述第二电极层形成于外围区的第一介质层表面、以及所述牺牲层表面；在形成第二电极层之后，完全去除牺牲层。
[0023]可选的，所述牺牲层的材料为碳基聚合物、多晶硅、无定形硅、硅锗或无定形碳，去除器件区的牺牲层的工艺为各向同性的刻蚀工艺。
[0024]可选的，所述第三介质层和开口的形成方法包括:在第二电极层和第一介质层表面沉积第三介质层；刻蚀器件区的第三介质层，直至暴露出第二电极层表面为止，形成开□。
[0025]可选的，所述第三介质层的沉积工艺为等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]所述器件区的第一电极层、空腔和第二电极层构成电容结构；其中，所述第一电极层作为所述电容结构的一层电极，第二电极层作为所述电容结构的另一层电极，而所述空腔作为所述电容结构两层电极之间的介质。由于所述第二介质层具有台阶状的侧壁，使位于第二介质层侧壁表面的第一电极层台阶区的表面形貌也呈台阶状，且空腔内的第二电极层表面与空腔内的第一电极层表面相互对应，使空腔内与第一电极层台阶区相对的第二电极层表面也呈台阶状，因此所述第一电极层和第二电极层的重叠面积大于器件区的面积，所述电容结构具有较大的电容值，所述电容结构的电容值免受器件区面积的限制。当第二电极层受到压力而发生形变时，所述电容结构的电容值的变化量也相应较大，使所述电容结构的变化量易于获取，因此所述压力传感器的灵敏度得到提高。
[0028]进一步，第二介质层的若干层台阶层垂直投影于衬底表面的图形为若干同心圆形、若干同心方形或若干同心多边形，能够使位于第二介质层表面的第一电极层与第二电极层之间的重叠面积进一步增大，有利于提高压力传感器的灵敏度。当第二电极层受力时，所述第二电极层受力更为均匀，且所述第二电极层的形变更显著，从而使电容结构的电容值变化量增大，所述压力传感器更灵敏且性能更稳定。
[0029]在器件区的第一介质层表面形成侧壁为阶梯状的第二介质层之后，在所述第二介质层的侧壁和底部表面依次形成第一电极层、位于第一电极层表面的牺牲层、以及位于牺牲层表面的第二电极层；在去除器件区的牺牲层之后，第一电极层和第二电极层之间形成空腔，所述第一电极层、第二电极层以及所述空腔构成电容结构。由于所述第二介质层具有台阶状的侧壁，形成于第二介质层侧壁表面的第一电极层台阶区的表面也呈台阶状；而且，空腔内与第一电极层台阶区相对的第二电极层表面也呈台阶状，因此所述第一电极层和第二电极层的重叠面积大于器件区的面积，所述电容结构具有较大的电容值，所述电容结构的电容值免受器件区面积的限制。当第二电极层受到压力而发生形变时，所述电容结构的电容值的变化量也相应较大，使所述电容结构的变化量易于获取，因此所述压力传感器的灵敏度提闻。
[0030]进一步，所述衬底还具有外围区，所述外围区包围所述器件区。当所述第一电极层形成于外围区和器件区的第一介质层表面时，需要在牺牲层和第一电极层之间形成绝缘层，且所述绝缘层的材料与牺牲层不同，所述牺牲层仅形成于器件区，所述第二电极层形成于外围区的绝缘层表面以及器件区的牺牲层表面；当去除牺牲层之后，外围区的第二电极层和第一电极层之间由绝缘层隔离，且外围区的第二电极层能够支撑器件区的第二电极层与第一电极层之间形成空腔，所形成的空腔尺寸容易控制。所形成的压力传感器尺寸易控且性能稳定。
[0031 ] 进一步，所述衬底还具有外围区，所述外围区包围所述器件区。当所述第一电极层仅形成于器件区的第一介质层表面时，所述牺牲层形成于所述第一电极层的侧壁和顶部表面，所述第二电极层形成于外围区的第一介质层表面、以及所述牺牲层表面；当后续去除牺牲层之后，所述第二电极层和第一电极层不接触，且位于外围区第一介质层表面的第二电极层能够支撑器件区的第二电极层与第一电极层之间形成空腔，所形成的空腔尺寸容易控制。所形成的压力传感器尺寸易控且性能稳定。
【专利附图】
【附图说明】
[0032]图1是现有技术的一种电容式压力传感器的剖面结构示意图；
[0033]图2至图15是本发明实施例的压力传感器的形成过程的示意图。
【具体实施方式】
[0034]如【背景技术】所述，现有的压力传感器的灵敏度有限。
[0035]请继续参考图1，现有技术的电容式压力传感器将第二电极层102所受到的压力转换电容结构输出的电信号。所述电容结构的电容值与第一电极层101和第二电极层102之间的距离呈反比、与第一电极层101和第二电极层102之间的重叠面积呈正比；当外部压力造成第二电极层102发生形变时，改变了第一电极层101和第二电极层102之间的距离，造成第一电极层101和第二电极层102之间的电容值发生改变，因此电容值的变化量与压力大小相对应。
[0036]然而，现有的电容式压力传感器尺寸受到芯片或半导体器件的尺寸限制，因此所述第一电极层101和第二电极层102之间的重叠面积有限，造成所述第一电极层101和第二电极层102之间的电容值较小。当第二电极层102受到的压力较小时，相应的第一电极层101和第二电极层102之间电容值的变化量也较小，则电容值的变化量难以获取，造成现有的压力传感器灵敏度较低，不利于适应技术的进一步发展。
[0037]为了解决上述问题，本发明的发明人提出一种压力传感器，包括:具有器件区的衬底，所述衬底表面具有第一介质层；位于器件区的第一介质层表面的第二介质层，所述第二介质层具有台阶状侧壁；位于第一介质层和第二介质层表面的第一电极层，所述第一电极层具有位于第二介质层的台阶状侧壁表面的台阶区，所述第一电极层的台阶区表面形貌与所述第二介质层侧壁表面形貌相对应而呈台阶状；位于第一电极层表面的第二电极层，所述第二电极层和第一电极层之间电隔离，且器件区的第二电极层和第一电极层之间具有空腔，所述空腔内第二电极层表面形貌与空腔内第一电极层表面形貌相互对应而呈台阶状。所述器件区的第一电极层、空腔和第二电极层构成电容结构；其中，所述第一电极层作为所述电容结构的一层电极，第二电极层作为所述电容结构的另一层电极，而所述空腔作为所述电容结构两层电极之间的介质。由于所述第二介质层具有台阶状的侧壁，使位于第二介质层侧壁表面的第一电极层台阶区的表面形貌也呈台阶状，且空腔内的第二电极层表面与空腔内的第一电极层表面相互对应，使空腔内与第一电极层台阶区相对的第二电极层表面也呈台阶状，因此所述第一电极层和第二电极层的重叠面积大于器件区的面积，所述电容结构具有较大的电容值，所述电容结构的电容值免受器件区面积的限制。当第二电极层受到压力而发生形变时，所述电容结构的电容值的变化量也相应较大，使所述电容结构的变化量易于获取，因此所述压力传感器的灵敏度得到提高。
[0038]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0039]图2至图15是本发明实施例的压力传感器的形成过程的示意图。
[0040]请参考图2，提供衬底200，所述衬底200具有器件区I和外围区II，所述外围区II包围所述器件区I，所述衬底200表面具有第一介质层201。
[0041]所述衬底200包括:半导体基底(未示出)、形成于半导体基底内或半导体基底表面的半导体器件(未示出)、用于使所述半导体器件电连接的电互连结构(未示出)、以及用于电隔离所述半导体器件和电互连结构的电介质层(未示出)。所述半导体器件为CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电阻器等；所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底，例如氮化镓或砷化镓等；所述电介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，所述衬底200的表面为电介质层表面和电互连结构的顶部表面，所述第一介质层201形成于所述电介质层和电互连结构表面，用于隔离后续形成的第一电极层和衬底200，衬底200内的所述半导体器件为晶体管(未示出)，所述半导体基底为硅衬底。所述衬底200的器件区I后续用于形成压力传感器。
[0042]在一实施例中，还能够在所述第一介质层和衬底内形成与衬底内的半导体器件电连接的导电插塞，使后续形成于第一介质层和第二介质层表面的第一电极层能够位于所述导电插塞表面，使所述第一电极层能够与半导体器件电连接。
[0043]在另一实施例中，所述衬底200为半导体基底，所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底，例如氮化镓或砷化镓等，第一介质层形成于半导体基底表面，后续形成的第一电极层通过第一介质层与半导体基底隔离。
[0044]所述第一介质层201的材料为氮化娃或碳氮化娃,厚度为100埃?1000埃,形成工艺为沉积工艺，较佳的是化学气相沉积工艺。所述第一介质层201用于电隔离后续形成的第一电极层和衬底200，并且在后续形成第二介质层时，作为刻蚀停止层以保护衬底200表面。
[0045]请参考图3和图4，图4是图3的俯视结构示意图，在器件区I的第一介质层201表面形成第二介质层202，所述第二介质层202由若干层台阶层堆叠构成，所述第二介质层202具有第一表面(未标不)、以及与第一表面相对的第二表面(未标不)，所述第二介质层202的第一表面与第一介质层201相接触，自所述第二介质层202的第一表面至第二表面，所述若干层台阶层平行于衬底表面方向的尺寸逐层缩小，第二介质层202具有台阶状侧壁。
[0046]所述第二介质层202的材料为二氧化硅、氮化硅、氮氧化硅、碳氮化硅或低K材料，而且所述第二介质层202的材料与第一介质层201的材料不同，使形成所述第二介质层202的刻蚀工艺能够停止于第一介质层201表面。
[0047]所述第二介质层202由若干层台阶层堆叠构成，所述台阶层的数量大于或等于2个，在本实施例中，所述台阶层的数量为3个。所述若干层台阶层垂直投影于衬底200表面的图形为若干同心圆形、若干同心方形或若干同心多边形，在本实施例中，所述若干台阶层垂直投影于衬底200表面的图形为若干同心方形。所述第二介质层202的侧壁呈台阶状，后续形成于第二介质层202侧壁表面的第一电极层、位于第一电极层表面的第二电极层、以及第一电极层和第二电极层之间的空腔均呈台阶状，因此形成于器件区I的第一电极层和第二电极层之间的重叠面积大于器件区I的面积，使第一电极层、空腔和第二电极层构成的电容结构的电容值增大，当第二电极层受到压力时，所述电容结构电容值的变化量也相应增大，因此所形成的压力传感器的灵敏度提高。
[0048]本实施例中，所述第二介质层202包括位于第一介质层201表面的第一台阶层、位于第一台阶层表面的第二台阶层、以及位于第二台阶层表面的第三台阶层；所述第二台阶层暴露出第一台阶层的第一台阶区，所述第三台阶层暴露出第二台阶层212的第二台阶区。
[0049]所述第二介质层202的形成过程请参考图9，包括:步骤S11，在第一介质层表面形成第二介质薄膜；步骤S12，在第二介质薄膜表面形成光刻胶层，所述光刻胶层定义了第二介质层的第一表面的图形；步骤S13，以所述光刻胶层为掩膜刻蚀所述第二介质薄膜直至暴露出第一介质层表面为止，形成第二介质层；步骤S14，缩小所述光刻胶层的尺寸，使所述光刻胶层暴露出部分第二介质层表面；步骤S15，在缩小所述光刻胶层的尺寸之后，以所述光刻胶层为掩膜，刻蚀部分深度的第二介质层；步骤S16，判断所述第二介质层是否形成预设台阶状侧壁，当所述第二介质层未形成预设台阶状侧壁，重复步骤S14和步骤S15，当所述第二介质层形成预设台阶状侧壁，则结束工艺步骤。
[0050]具体的，请参考图10至图13，为形成图3和图4所示的第二介质层202的过程的剖面结构示意图。
[0051]请参考图10，在第一介质层201表面形成第二介质薄膜202a ;在第二介质薄膜202a表面形成光刻胶层220，所述光刻胶层220定义了第二介质层202 (如图3所示)的第一表面的图形。
[0052]请参考图11，以所述光刻胶层220为掩膜刻蚀所述第二介质薄膜202a (请参考图10)直至暴露出第一介质层201表面为止,形成第二介质层202。
[0053]请参考图12，缩小所述光刻胶层220的尺寸并暴露出第二介质层202表面与第一台阶区对应的位置；在缩小所述光刻胶层220的尺寸之后，以所述光刻胶层220为掩膜，第一次刻蚀部分第二介质层202，所述第一次刻蚀的刻蚀深度为第二台阶层的厚度。在第一次刻蚀之后，第二介质层202的侧壁未形成预设的台阶状侧壁，则继续缩小光刻胶层220的尺寸，并进行第二次刻蚀，本实施例中，预设的台阶状侧壁为3层台阶层构成的第二介质层202侧壁。
[0054]请参考图13，在第一次刻蚀之后，再次缩小所述光刻胶层220的尺寸并暴露出第二介质层202表面与第二台阶区对应的位置；在暴露出第二介质层202表面与第二台阶区对应的位置之后，以所述光刻胶层220为掩膜，第二次刻蚀部分第二介质层202，所述第二次刻蚀的刻蚀深度为第三台阶层的厚度。在第二次刻蚀之后，第二介质层202的侧壁形成预设的台阶状侧壁，本实施例中预设的台阶状侧壁为3层台阶层构成的第二介质层202侧壁。
[0055]其中，所述第一次刻蚀工艺和第二刻蚀工艺均为各向异性的干法刻蚀工艺。在第二次刻蚀之后，采用湿法清洗工艺或灰化工艺去除光刻胶层220。
[0056]请参考图5,在第一介质层201和第二介质层202表面形成第一电极层203,所述第一电极层203具有台阶区，所述第一电极层203的台阶区位于第二介质层202的台阶状侧壁表面，所述第一电极层203的台阶区表面形貌与所述第二介质层202的台阶状侧壁表面形貌相对应，所述第一电极层203的台阶区表面呈台阶状。
[0057]所述第一电极层203的材料为氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种组合，所述第一电极层203的厚度为100埃?5000埃。所述第一电极层203的形成工艺为物理气相沉积工艺、化学气相沉积工艺或电镀工艺(包括直接电镀或化学镀)，所形成的第一电极层203的厚度均匀，能够使第一电极层203台阶区表面的形貌与第二介质层202阶梯状侧壁保持一致。本实施例中，所述第一电极层203的形成工艺为化学气相沉积工艺。
[0058]在一实施例中，所述第一介质层和衬底内形成有电连接半导体器件的导电插塞，且所述第一电极层形成于所述导电插塞表面，能够使所述第一电极层通过所述导电插塞与半导体器件电连接。
[0059]在本实施例中，所述第一电极层203形成于外围区II和器件区I的第一介质层201表面。后续形成第二电极层之后，为了电隔离外围区II的第一电极层203和第二电极层，需要在后续形成牺牲层之前，在所述第一电极层203表面形成绝缘层，所述绝缘层的材料与牺牲层的材料不同，从而保证后续在去除牺牲层后，所述绝缘层得以保留。
[0060]在其他实施例中，请参考图14,所述第一电极层303暴露出外围区II的第一介质层201表面。所述第一电极层303的形成工艺为:在第一介质层201和第二介质层202表面采用沉积或电镀工艺形成第一电极薄膜；采用各向异性的干法刻蚀工艺刻蚀所述第一电极薄膜，直至暴露出外围区II的第一介质层201为止，形成第一电极层303。所述第一介质层201作为刻蚀第一电极薄膜的刻蚀停止层，用于保护衬底200表面。所述第一电极层303暴露出外围区II的第一介质层201表面，外围区II的第一介质层201表面后续能够形成的第二电极层，使外围区II的第二电极层支撑器件区I的第二电极层悬空于第一电极层303表面，使器件区I的第二电极层和第一电极层303之间形成空腔。所形成的电容结构尺寸更为精确且容易控制，有利于使压力传感器的性能稳定。
[0061]请参考图6，在所述第一电极层203表面形成绝缘层204、以及位于绝缘层204表面的牺牲层205，所述牺牲层205的表面与第一电极层203的表面相对应，位于第一电极层203台阶区表面的牺牲层205表面呈台阶状；在所述牺牲层205表面形成第二电极层206，所述第二电极层206暴露出部分牺牲层205表面。
[0062]所述绝缘层204的形成工艺为化学气相沉积工艺，材料为二氧化硅、氮化硅或氮氧化硅，所述绝缘层204的材料与牺牲层205的材料不同，在后续去除牺牲层205之后，能够保留所述绝缘层204，绝缘层204能够使第二电极层206与第一电极层203电隔离。
[0063]所述牺牲层205用于定义后续形成的空腔的位置和结构，所述牺牲层205的厚度为200埃?3000埃；所述牺牲层205的材料为碳基聚合物、多晶娃、无定形娃、娃锗或无定形碳。在本实施例中，所述牺牲层205暴露出外围区II的绝缘层204表面；所述牺牲层205的形成工艺为:采用沉积工艺在绝缘层204表面形成牺牲薄膜；采用各向异性的干法刻蚀工艺去除外围区II的牺牲层205并暴露出绝缘层204，形成牺牲层205。采用沉积工艺形成的牺牲薄膜厚度均匀，因此所述牺牲薄膜的表面形貌与第一电极层203的表面形貌一致，因此形成于第一电极层203台阶区表面的牺牲层205表面也呈台阶状，后续去除牺牲层205并形成空腔之后，空腔内的第二电极层206表面与第一电极层203的表面保持一致，从而增大了器件区I的第一电极层203和第二电极层206的重叠面积，使所形成的压力传感器的灵敏度提闻。
[0064]在本实施例中，所述牺牲层205为多晶硅，形成所述牺牲薄膜的工艺为选择性外延沉积工艺:温度为500摄氏度?800摄氏度，气压为I托?100托，气体包括硅源气体(例如SiH4或SiH2Cl2)、HCl和H2,所述硅源气体的流量为I标准毫升/分钟?1000标准毫升/分钟，所述HCl的流量为I标准晕升/分钟?1000标准晕升/分钟，H2的流量为0.1标准升/分钟?50标准升/分钟。
[0065]所述第二电极层206的材料为氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种组合，所述第二电极层206的厚度为100埃?2000埃。本实施例中，第二电极层206形成于外围区II的绝缘层204表面以及牺牲层205的侧壁和顶部表面，后续去除牺牲层205之后，外围区II的第二电极层206与第一电极层203之间由绝缘层204电隔离。
[0066]所述第二电极层206的形成工艺为:在外围区II的绝缘层204表面和牺牲层205的侧壁和顶部表面形成第二电极薄膜；刻蚀部分第二电极薄膜直至暴露出牺牲层205表面为止，形成第二电极层206，且所述第二电极层206具有暴露出牺牲层205的通孔；后续能够采用各向同性的刻蚀工艺自所述通孔去除牺牲层205。本实施例中，所述通孔形成于外围区II的第二电极层206内。在其他实施例中，器件区的第二电极层内也能够形成暴露出牺牲层的通孔。
[0067]所述形成第二电极薄膜的工艺为化学气相沉积工艺、物理气相沉积工艺或电镀工艺，所形成的第二电极层206的厚度均匀、电性能稳定；由于所述第二电极层206为后续形成的电容结构的一层电极，所形成的电容结构性能稳定。
[0068]需要说明的是，本实施例中，在刻蚀形成通孔的同时，刻蚀去除部分外围区II的第二电极层206，并暴露出部分绝缘层204表面；在后续形成第三介质层之后，能够在所述第三介质层内分别形成与第一电极层203和第二电极层206电连接的导电插塞,而且在形成与第一电极层203电连接的导电插塞时，不会受到第二电极层206的阻挡，从而使工艺更易进行。
[0069]在另一实施例中，在图14的基础上，请参考图15，在第一介质层203表面以及第一电极层303的侧壁和顶部表面形成牺牲层304 ;在外围区II的第一介质层201表面、以及牺牲层304的侧壁和顶部表面形成第二电极层305，所述第二电极层305具有暴露出部分牺牲层表面的通孔(未示出)。在形成第二电极层305之后，完全去除牺牲层304，能够在第二电极层305和第一电极层303之间形成空腔,且位于外围区II第一介质层201表面的第二电极层305能够支撑器件区I的第二电极层305悬空于第一电极层303表面。由于第二电极层305和第一电极层303之间完全由空腔隔离，因此所述第一电极层303和第二电极层305之间无需额外形成绝缘层，能够简化工艺，且有利于缩小器件尺寸。
[0070]在其他实施例中，所述第一电极层形成于外围区和器件区的第一介质层表面，所述牺牲层形成于外围区和器件区的第一电极层表面，第二电极层形成于牺牲层表面。后续采用各向异性的刻蚀工艺去除器件区I牺牲层时，保留外围区II的牺牲层，以剩余的牺牲层支撑第二电极层悬空于第一电极层表面形成空腔，所述空腔电隔离第二电极层和第一电极层；所述牺牲层的材料为绝缘材料，所述绝缘材料包括:碳基聚合物、无定形碳或低K材料。
[0071]请参考图7，去除器件区I的牺牲层205 (请参考图6)，在器件区I的第二电极层206和第一电极层203之间形成空腔207，所述空腔207内的第二电极层206表面形貌与第一电极层203表面形貌相互对应,第二电极层206与第一电极层203台阶区相对的表面呈台阶状。
[0072]所述去除器件区的牺牲层205的工艺为各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺，所述各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺不受刻蚀方向限制，能够自第二电极层206暴露出的牺牲层205表面开始刻蚀。本实施例中，完全去除牺牲层 205。
[0073]本实施例中，所述牺牲层205的材料为多晶硅，采用各向同性的干法刻蚀工艺去除牺牲层205，工艺参数为:气体为SFpHBiNHClX2Ff^ CF4中的一种或多种，功率为100W?500W，偏置电压为OV?100V，温度为40°C?60°C。
[0074]在形成空腔207之后，所述第一电极层203、第二电极层206和空腔207构成电容结构，当所述第二电极层206会因受到外部的压力而发生形变，继而造成第一电极层203和第二电极层206之间的距离减小，则所述电容结构的电容值发生改变。由所述电容值的变化量既能够获得第二电极层206所受到的压力大小，使所形成的压力传感器能够获取外部的压力信息。
[0075]由于牺牲层205的厚度均匀，因此所述空腔207内的第一电极层203表面形貌与第二电极层206表面形貌一致，使第二电极层206与第一电极层203台阶区相对的表面也呈台阶状。因此，器件区I的第二电极层206和第一电极层203之间的重叠面积大于器件区I的面积，使所形成的电容结构的电容值增大，从而提高了所形成的压力传感器的灵敏度。
[0076]在本实施例中，由于绝缘层204的材料与牺牲层205不同，在去除牺牲层205之后，暴露出绝缘层204，且外围区II的第一电极层203和第二电极层206之间保留绝缘层204进行电隔离。外围区II绝缘层204表面的第二电极层206能够支撑器件区I的第二电极层206悬空于第一电极层203表面,所述第二电极层206的结构稳定。
[0077]请参考图8，在去除器件区I的牺牲层205 (请参考图6)之后，在第二电极层206表面形成第三介质层208，所述第三介质层208内具有暴露出器件区I的第二电极层206表面的开口 209。
[0078]所述第三介质层208和开口 209的形成方法包括:在第二电极层206和第一介质层201表面沉积第三介质层208 ;刻蚀器件区I的第三介质层208，直至暴露出第二电极层206表面为止，形成开口 209。
[0079]所述第三介质层208的厚度为4000埃?5微米，材料为二氧化硅、氮化硅、氮氧化硅、碳氮化硅或低K介质材料。由于所述第二电极层206具有通孔，所述第三介质层208用于封闭所述通孔，使所述空腔207密闭，形成电容结构。而且，所述第三介质层208能够保护外围区II的第二电极层206 ;第三介质层208中的开口 209暴露出器件区I的第二电极层206，使器件区I的第二电极层206能够受到压力而发生形变。
[0080]在本实施例中，所述第三介质层208的沉积工艺为等离子体增强化学气相沉积(PECVD)工艺或高密度等离子体化学气相沉积(HDP CVD, High Density Plasma ChemicalVapor Deposit1n)工艺,所述沉积工艺的沉积材料能够优先积聚在第二电极层206的通孔侧壁并使通孔闭合，形成密闭空腔207，而且所述沉积工艺的沉积材料不会过度填充于空腔207，使所形成的密闭空腔207质量良好。在本实施例中，所述第三介质层208的材料为氧化硅，采用等离子体增强化学气相沉积工艺:压强为I托?10托，温度为360摄氏度?420摄氏度，射频功率为400瓦?2000瓦，氧气的流量为500标准毫升/分钟?4000标准毫升/分钟，正娃酸乙酯的流量为500标准晕升/分钟?5000标准晕升/分钟，氦气的流量为1000标准晕升/分钟?5000标准晕升/分钟。
[0081]在其他实施例中，在形成第三介质层之前，在第二电极层表面形成第四介质层(未示出)，所述第三介质层形成于所述第四介质层表面，且所述第四介质层的材料与第三介质层的材料不同。后续刻蚀器件区I的第三介质层时，所述第四介质层能够保护第二电极层表面。所述第四介质层的形成工艺为等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺，所述第四介质层能够封闭通孔。在其他实施例中，器件区的第二电极层内也形成有通孔，所述第四介质层能够在后续刻蚀器件区I的第三介质层时，保证器件区I的通孔不被打开，从而保证空腔密闭。
[0082]在形成所述第三介质层208之后，在外围区II的第三介质层208内形成与第二电极层206电连接的第二导电插塞。而且，当第一电极层203尚未与衬底200内的半导体器件电连接时，还需要在外围区II的第三介质层208内形成与第一电极层203电连接的第一导电插塞。所述第一导电插塞和第二导电插塞的材料为铜、钨或铝。后续能够形成分别与所述第一导电插塞和第二导电插塞连接的导电结构，使所述第一导电插塞或第二导电插塞通过所述导电结构分别与衬底200内的半导体器件电连接。
[0083]本实施例中，在器件区的第一介质层表面形成侧壁为阶梯状的第二介质层之后，在所述第二介质层的侧壁和底部表面依次形成第一电极层、位于第一电极层表面的牺牲层、以及位于牺牲层表面的第二电极层；在去除器件区的牺牲层之后，第一电极层和第二电极层之间形成空腔，所述第一电极层、第二电极层以及所述空腔构成电容结构。由于所述第二介质层具有台阶状的侧壁，形成于第二介质层侧壁表面的第一电极层台阶区的表面也呈台阶状；而且，空腔内与第一电极层台阶区相对的第二电极层表面也呈台阶状，因此所述第一电极层和第二电极层的重叠面积大于器件区的面积，所述电容结构具有较大的电容值，所述电容结构的电容值免受器件区面积的限制。当第二电极层受到压力而发生形变时，所述电容结构的电容值的变化量也相应较大，使所述电容结构的变化量易于获取，因此所述压力传感器的灵敏度提高。所述衬底还具有包围所述器件区的外围区，当所述第一电极层形成于外围区和器件区的第一介质层表面时，需要在牺牲层和第一电极层之间形成绝缘层，所述第二电极层形成于外围区的绝缘层表面以及器件区的牺牲层表面；当去除牺牲层之后，外围区的第二电极层和第一电极层之间由绝缘层隔离，且外围区的第二电极层能够支撑器件区的第二电极层与第一电极层之间形成空腔。当所述第一电极层仅形成于器件区的第一介质层表面时，所述牺牲层形成于所述第一电极层的侧壁和顶部表面，所述第二电极层形成于外围区的第一介质层表面、以及所述牺牲层表面；当后续去除牺牲层之后，所述第二电极层和第一电极层不接触，且位于外围区第一介质层表面的第二电极层能够支撑器件区的第二电极层与第一电极层之间形成空腔。
[0084]相应的，本发明还提供一种压力传感器的结构，请继续参考图8，包括:衬底200，所述衬底具有器件区I和外围区II，所述外围区II包围所述器件区I，所述衬底200表面具有第一介质层201 ;位于器件区I的第一介质层201表面的第二介质层202，所述第二介质层202由若干层台阶层堆叠构成，所述第二介质层202具有第一表面、以及与第一表面相对的第二表面，所述第二介质层202的第一表面与第一介质层201相接触，自所述第二介质层202的第一表面至第二表面，所述若干层台阶层平行于衬底200表面方向的尺寸逐层缩小，第二介质层202具有台阶状侧壁；位于第一介质层201和第二介质层202表面的第一电极层203，所述第一电极层203具有台阶区，所述第一电极层203的台阶区位于第二介质层202的台阶状侧壁表面，所述第一电极层203的台阶区表面形貌与所述第二介质层202的台阶状侧壁表面形貌相对应，所述第一电极层203的台阶区表面呈台阶状；位于第一电极层203表面的第二电极层206，所述第二电极层206和第一电极层203之间电隔离，且器件区I的第二电极层206和第一电极层203之间具有空腔207，所述空腔207内的第二电极层206表面形貌与空腔207内的第一电极层203表面形貌相互对应,第二电极层206与第一电极层203台阶区相对的表面呈台阶状；位于第二电极层206表面的第三介质层208，所述第三介质层208内具有暴露出器件区I的第二电极层206表面的开口 209。
[0085]在本实施例中，所述衬底200包括:半导体基底(未示出)、位于半导体基底内或半导体基底表面的半导体器件(未示出)、用于使所述半导体器件电连接的电互连结构(未示出)、以及用于电隔离所述半导体器件和电互连结构的电介质层(未示出)。所述半导体器件为CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电阻器等；所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底，例如氮化镓或砷化镓等；所述电介质层的材料为氧化硅、氮化硅和氮氧化娃中的一种或多种。本实施例中，所述衬底200的表面为电介质层表面和电互连结构的顶部表面，所述第一介质层201位于所述电介质层和电互连结构表面，用于隔离第一电极层203和衬底200，衬底200内的半导体器件为晶体管(未示出)，所述半导体基底为硅衬
。
[0086]所述第一介质层201的材料为氮化娃或碳氮化娃,厚度为100埃?1000埃,用于电隔离第一电极层203和衬底200。在一实施例中,所述第一介质层和衬底内还具有与衬底内的半导体器件电连接的导电插塞，第一电极层位于所述导电插塞表面，使所述第一电极层能够与半导体器件电连接。
[0087]在另一实施例中，所述衬底200为半导体基底，所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底，例如氮化镓或砷化镓等，第一介质层位于半导体基底表面，第一电极层通过第一介质层与半导体基底隔离。
[0088]所述第二介质层202的材料为二氧化硅、氮化硅、氮氧化硅、碳氮化硅或低K材料，而且所述第二介质层202的材料与第一介质层201的材料不同。所述第二介质层202由若干层台阶层堆叠构成，所述台阶层的数量大于或等于2个，在本实施例中，所述台阶层的数量为3个。所述若干层台阶层垂直投影于衬底200表面的图形为若干同心圆形、若干同心方形或若干同心多边形，在本实施例中，所述若干台阶层垂直投影于衬底200表面的图形为若干同心方形。所述第二介质层202的侧壁呈台阶状，则第一电极层203、位于第一电极层203表面的第二电极层206、以及第一电极层203和第二电极层206之间的空腔207均呈台阶状，因此器件区I的第一电极层203和第二电极层206之间的重叠面积大于器件区I的面积，由第一电极层203、空腔207和第二电极层206构成的电容结构的电容值增大，当第二电极层206受到压力时，所述电容结构电容值的变化量也相应增大，因此压力传感器的灵敏度提闻。
[0089]所述第一电极层203的材料为氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种组合，所述第一电极层203的厚度为100埃?5000埃。所述第一电极层203的厚度均匀，因此第一电极层203台阶区表面的形貌与第二介质层202阶梯状侧壁形貌保持一致。在本实施例中，所述第一电极层203位于外围区II和器件区I的第一介质层201表面，因此所述第一电极层203表面具有绝缘层204，用于电隔离外围区II的第一电极层203和第二电极层206，所述绝缘层204的材料为二氧化硅、氮化硅或氮氧化硅。在另一实施例中，第一电极层位于器件区的第一介质层表面并暴露出外围区的第一介质层表面，夕卜围区的第二电极层位于第一介质层表面。
[0090]所述第二电极层206的材料为氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种组合，所述第二电极层206的厚度为100埃?2000埃。本实施例中，第二电极层206位于外围区II的绝缘层204表面，且器件区I的第二电极层206悬空于第一电极层203表面，使器件区I的第二电极层206与第一电极层203之间构成空腔207。
[0091]所述第三介质层208的厚度为4000埃?5微米，材料为二氧化硅、氮化硅、氮氧化硅、碳氮化硅或低K介质材料。所述第三介质层208能够保护外围区II的第二电极层206 ；第三介质层208中的开口 209暴露出器件区I的第二电极层206，使器件区I的第二电极层206能够受到压力而发生形变。
[0092]本实施例中，所述器件区的第一电极层、空腔和第二电极层构成电容结构；其中，所述第一电极层作为所述电容结构的一层电极，第二电极层作为所述电容结构的另一层电极，而所述空腔作为所述电容结构两层电极之间的介质。由于所述第二介质层具有台阶状的侧壁，使位于第二介质层侧壁表面的第一电极层台阶区的表面形貌也呈台阶状，且空腔内的第二电极层表面与空腔内的第一电极层表面相互对应，使空腔内与第一电极层台阶区相对的第二电极层表面也呈台阶状，因此所述第一电极层和第二电极层的重叠面积大于器件区的面积，所述电容结构具有较大的电容值，所述电容结构的电容值免受器件区面积的限制。当第二电极层受到压力而发生形变时，所述电容结构的电容值的变化量也相应较大，使所述电容结构的变化量易于获取，因此所述压力传感器的灵敏度得到提高。第二介质层的若干层台阶层垂直投影于衬底表面的图形为若干同心圆形、若干同心方形或若干同心多边形，位于第二介质层表面的第一电极层与第二电极层之间的重叠面积进一步增大，且第二电极层受力更均匀，所述第二电极层的形变更显著，所述压力传感器更灵敏且性能更稳定。
[0093]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种压力传感器，其特征在于，包括: 衬底，所述衬底具有器件区，所述衬底表面具有第一介质层； 位于器件区的第一介质层表面的第二介质层，所述第二介质层由若干层台阶层堆叠构成，所述第二介质层具有第一表面、以及与第一表面相对的第二表面，所述第二介质层的第一表面与第一介质层相接触，自所述第二介质层的第一表面至第二表面，所述若干层台阶层平行于衬底表面方向的尺寸逐层缩小，第二介质层具有台阶状侧壁； 位于第一介质层和第二介质层表面的第一电极层，所述第一电极层具有台阶区，所述第一电极层的台阶区位于第二介质层的台阶状侧壁表面，所述第一电极层的台阶区表面形貌与所述第二介质层的台阶状侧壁表面形貌相对应，所述第一电极层的台阶区表面呈台阶状； 位于第一电极层表面的第二电极层，所述第二电极层和第一电极层之间电隔离，且器件区的第二电极层和第一电极层之间具有空腔，所述空腔内的第二电极层表面形貌与空腔内的第一电极层表面形貌相互对应，第二电极层与第一电极层台阶区相对的表面呈台阶状； 位于第二电极层表面的第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的开口。
2.如权利要求1所述压力传感器，其特征在于，所述若干层台阶层垂直投影于衬底表面的图形为若干同心圆形、若干同心方形或若干同心多边形。
3.如权利要求1所述压力传感器，其特征在于，所述衬底内具有半导体器件、以及电连接所述半导体器件的电互连结构。
4.如权利要求3所述压力传感器，其特征在于，所述第一电极层与所述电互连结构电连接。
5.如权利要求3所述压力传感器，其特征在于，所述半导体器件为CMOS器件。
6.如权利要求1所述压力传感器，其特征在于，所述衬底具有外围区，所述外围区包围所述器件区。
7.如权利要求6所述压力传感器，其特征在于，第一电极层位于器件区和外围区的第一介质层表面，第一电极层表面具有绝缘层，外围区的第二电极层位于所述绝缘层表面，所述绝缘层的材料为二氧化硅、氮化硅或氮氧化硅。
8.如权利要求6所述压力传感器，其特征在于，第一电极层位于器件区的第一介质层表面并暴露出外围区的第一介质层表面，外围区的第二电极层位于第一介质层表面。
9.如权利要求1所述压力传感器，其特征在于，位于第三介质层内的第一导电插塞和第二导电插塞，所述第一导电插塞与第一电极层电连接，且所述第一导电插塞与第二电极层电隔离，所述第二导电插塞与第二电极层电连接。
10.如权利要求1所述压力传感器，其特征在于，所述第一介质层的材料为氮化硅或碳氮化硅，所述第一电极层或第二电极层的材料为氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种组合，所述第二介质层或第三介质层的材料为二氧化硅、氮化硅、氮氧化娃、碳氮化娃或低K材料。
11.一种压力传感器的形成方法，其特征在于，包括: 提供衬底，所述衬底具有器件区，所述衬底表面具有第一介质层； 在器件区的第一介质层表面形成第二介质层，所述第二介质层由若干层台阶层堆叠构成，所述第二介质层具有第一表面、以及与第一表面相对的第二表面，所述第二介质层的第一表面与第一介质层相接触，自所述第二介质层的第一表面至第二表面，所述若干层台阶层平行于衬底表面方向的尺寸逐层缩小，第二介质层具有台阶状侧壁； 在第一介质层和第二介质层表面形成第一电极层，所述第一电极层具有台阶区，所述第一电极层的台阶区位于第二介质层的台阶状侧壁表面，所述第一电极层的台阶区表面形貌与所述第二介质层的台阶状侧壁表面形貌相对应，所述第一电极层的台阶区表面呈台阶状； 在所述第一电极层表面形成牺牲层，所述牺牲层的表面与第一电极层的表面相对应，位于第一电极层台阶区表面的牺牲层表面呈台阶状； 在所述牺牲层表面形成第二电极层，所述第二电极层暴露出部分牺牲层表面； 去除器件区的牺牲层，在器件区的第二电极层和第一电极层之间形成空腔，所述空腔内的第二电极层表面形貌与空腔内的第一电极层表面形貌相互对应，第二电极层与第一电极层台阶区相对的表面呈台阶状； 在去除器件区的牺牲层之后，在第二电极层表面形成第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的开口。
12.如权利要求11所述压力传感器的形成方法，其特征在于，所述第二介质层的形成方法包括:步骤S11，在第一介质层表面形成第二介质薄膜；步骤S12，在第二介质薄膜表面形成光刻胶层，所述光刻胶层定义了第二介质层的第一表面的图形；步骤S13，以所述光刻胶层为掩膜刻蚀所述第二介质薄膜直至暴露出第一介质层表面为止，形成第二介质层；步骤S14，缩小所述光刻胶层的尺寸，使所述光刻胶层暴露出部分第二介质层表面；步骤S15，在缩小所述光刻胶层的尺寸之后，以所述光刻胶层为掩膜，刻蚀部分深度的第二介质层；在步骤S15之后，重复步骤S14和步骤S15，直至所述第二介质层形成台阶状侧壁。
13.如权利要求11所述压力传感器的形成方法，其特征在于，所述衬底还具有外围区，所述外围区包围所述器件区。
14.如权利要求13所述压力传感器的形成方法，其特征在于，所述第一电极层形成于外围区和器件区的第一介质层表面，在形成牺牲层之前，在所述第一电极层表面形成绝缘层，所述绝缘层的材料为二氧化硅、氮化硅或氮氧化硅，且所述绝缘层的材料与牺牲层的材料不同。
15.如权利要求14所述压力传感器的形成方法，其特征在于，所述牺牲层形成于器件区的绝缘层表面，且所述牺牲层暴露出外围区的绝缘层表面；所述第二电极层形成于外围区的绝缘层表面以及牺牲层的表面；在形成第二电极层之后，完全去除牺牲层，并暴露出器件区的绝缘层。
16.如权利要求13所述压力传感器的形成方法，其特征在于，所述第一电极层形成于器件区的第一介质层表面，且所述第一电极层暴露出外围区的第一介质层表面；所述牺牲层形成于所述第一电极层的侧壁和顶部表面；所述第二电极层形成于外围区的第一介质层表面、以及所述牺牲层表面；在形成第二电极层之后，完全去除牺牲层。
17.如权利要求11所述压力传感器的形成方法，其特征在于，所述牺牲层的材料为碳基聚合物、多晶硅、无定形硅、硅锗或无定形碳，去除器件区的牺牲层的工艺为各向同性的刻蚀工艺。
18.如权利要求11所述压力传感器的形成方法，其特征在于，所述第三介质层和开口的形成方法包括:在第二电极层和第一介质层表面沉积第三介质层；刻蚀器件区的第三介质层，直至暴露出第二电极层表面为止，形成开口。
19.如权利要求18所述压力传感器的形成方法，其特征在于，所述第三介质层的沉积工艺为等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺。
【文档编号】G01L9/12GK104280161SQ201310277659
【公开日】2015年1月14日 申请日期:2013年7月3日 优先权日:2013年7月3日
【发明者】洪中山 申请人:中芯国际集成电路制造(上海)有限公司