一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法
【专利摘要】一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法，包括建立校准模型，将集成电路测试系统总定时偏差的校准归结为对输入到输出的定时准确度tDr-Cmp、输入边沿置放偏差tDr和输出边沿置放偏差tCmp三个分量的分别测量，对每个分量测量时产生的延时误差分别补偿，补偿时综合评估校准接口板、电缆、示波器等因素引入的延时误差，最终合成校准结果。其优点是：突破了传统方法定性验证的局限，实现了高速集成电路测试系统总定时偏差的准确、定量测量，解决了高速集成电路测试系统核心时间参量的校准问题，能够准确评估测试系统的高速性能。
【专利说明】一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法
【技术领域】
[0001]本发明涉及微电子计量【技术领域】，特别涉及一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法。应用于集成电路测试系统的高速性能验证，能够为集成电路测试系统总定时偏差的定量测量提供一个统一的标准和依据。
【背景技术】
[0002]在高速集成电路测试应用中，当集成电路测试系统驱动或测量某一信号时，其驱动沿或比较沿与预期时间产生I纳秒的偏差都将导致整个测试时序严重偏离，使测试结果失去意义。因此，在高速集成电路测试应用中，对测试系统时间参量的要求异常严格。系统总定时偏差就是反映测试系统提供的信号驱动沿或比较沿是否在预期的时间范围内，各信号之间的相对时间是否准确的关键时间参量。只有全面、准确地分析测试系统的这一核心时间参量，才能保障测试系统的性能和稳定性。
[0003]另一方面，测试系统时间参量指标的提升，特别是系统总定时偏差的提升将直接导致测试系统的造价数倍，甚至数十倍的增长。基于科研发展和实际应用需要，国内的高校、科研院所、国防计量站等机构大量引进国外的高速集成电路测试系统，面对其昂贵的造价，却没有一种规范准确的方法来验证这一参量，通常只能通过眼图等辅助手段来定性地判断系统的高速性能。若能在设备引进阶段有效验证这一参量，可以大大降低采购的风险，保障科研、生产的顺利进行。
[0004]综上所述，系统总定时偏差是高速集成电路测试系统的核心参量，对高速集成电路测试的可靠性有着至关重要的影响，系统总定时偏差的校准是集成电路测试系统计量亟需解决的问题。解决系统总定时偏差的校准问题，对保障高速集成电路测试的可靠性，避免潜在隐患，具有重要意义。而对皮秒级信号的校准而言，校准过程中由校准接口板、连接器、连接电缆等必不可少的中间环节引入的误差尤为关键，将对整个校准结果产生不可忽视的影响。因此，必须综合评估全面考虑每个可能造成测量误差的因素，并作相应补偿。
【发明内容】
[0005]本发明的目的是在高速集成电路测试系统总定时偏差的校准过程中解决测量误差补偿问题，实现系统总定时偏差的定量、准确测量，有效地验证集成电路测试系统的高速性能，完善集成电路测试系统时间参量的校准。
[0006]一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法，包括建立校准模型，将集成电路测试系统总定时偏差的校准归结为对输入到输出的定时准确度iDrtmp、输入边沿置放偏差‘和输出边沿置放偏差Gmp三个分量的分别测量，对每个分量测量时产生的延时误差分别补偿，补偿时综合评估校准接口板、电缆、示波器等因素引入的延时误差，最终合成校准结果。
[0007]所述校准模型是首先通过测量输入到输出的定时准确度iDrtmp，确定输入边沿置放偏差tDr和输出边沿置放偏差tCMP之间的相对位置，然后分别测量输入边沿置放偏差和输出边沿置放偏差，最后将三个分量的测量误差分别补偿后，合成校准结果。输入到输出的定时准确度是测试系统的驱动输入延时时间中值到比较输出延时时间中值之间的相对时间差，通过这一分量能够确定测试系统驱动沿分布和比较沿分布的相对位置；输入边沿置放偏差是测试系统的输入驱动信号自身可能存在的最大偏差，在图1a和图1b中表现出来就是所有驱动沿(包括上升沿和下降沿)可能出现的分布范围；输出边沿置放偏差是测试系统的输出比较信号自身可能存在的最大偏差，在图1a和图1b中表现出来就是所有比较沿可能出现的分布范围。
[0008]所述的输入到输出的定时准确度测量的误差补偿是将相邻通道成对连接，编制校准程序控制所有驱动沿同时驱动同一图形，采用合适的测试周期，记编程设定的驱动沿跳变时间为tref，并用测试系统同时监测每一对通道的比较沿，分别找到最早出现比较结果通过的时间点和最晚出现比较结果不通过的时间点tmax0测量校准接口板引入的时间延时误差tx。则补偿后的输入到输出的定时准确度tDr_Cmp按公式(3)计算。
[0009]所述的输入边沿置放偏差测量的误差补偿是对各通道的驱动器分别独立测量，将被校通道和参考信号的通道同时连接到示波器。编制校准程序控制被校通道驱动某一图形，采用合适的测试周期，在tprog时刻发生驱动沿跳变，同时控制参考通道在O时刻驱动一个幅度相等的不归零上升沿信号。用示波器同步测量被校通道驱动沿实际发生跳变的时间
与参考通道上升沿发生的实际时间t0。测量被校通道通过校准接口板后引入的总延时误差G，参考信号通道通过校准接口板后引入的总延时误差?-则补偿后的输入边沿置放偏差按公式(4)计算。
[0010]所述的输出边沿置放偏差测量的误差补偿是对各通道的比较器分别独立测量，将被校通道和参考信号的通道同时连接到示波器。编制校准程序控制被校通道的相邻互连通道驱动某一图形，采用合适的测试周期，在tprog时刻发生驱动沿跳变，同时控制参考通道在O时刻驱动一个幅度相等的不归零上升沿信号。用示波器同步测量被校通道驱动沿实际发生跳变的时间tmeas与参考通道上升沿发生的实际时间tsearch,，校准程序控制被校通道的比较器搜索探测到图形恰好发生跳变的时间t一测量被校通道通过校准接口板和电缆后引入的总延时误差L，参考信号通道通过校准接口板和电缆后引入的总延时误差G，接口板上相邻通道互连引入的总延时误差tx30则补偿后的输出边沿置放偏差按公式(5)计算。
[0011]所述的校准接口板、电缆、示波器等引入的延时误差补偿是采用改进的时域传输(TDT)测量方法，用时域反射计(TDR)或脉冲信号发生器发射一个快沿脉冲信号，通过功分器分别连接两根等长的电缆，连接到示波器的两个通道，此时在示波器中作相应补偿，使两路通道的曲线重合。完成由示波器通道不一致、电缆不等长等引入误差的校准。然后将被测件(如电缆、连接器、校准接口板导线等)加入到其中一根电缆与通道之间，测量两信号上升沿之间的延时。交换两根电缆，再次测量，分别记录两次测量值，取平均值，即可得到加入的一段被测件的传输延时；特别地，对校准接口板上短导线引入的延时误差，所述改进的时域传输测量方法并不适用，因此在校准接口板设计时，专门预留一块区域，与实际应用的部分采用相同的阻抗设计、通孔结构和走线方式，分别设计几种不同长度的导线，这些导线仅长度不同，线宽、材质等其他特性与实际应用部分完全相同，利用这些导线求得单位长度导线的延时，从而计算出校准接口板短导线引入的延时。[0012]所述的最终合成校准结果是将输入到输出的定时准确度iDrtmp、输入边沿置放偏差‘和输出边沿置放偏差Gmp三个分量分别测量，对各分量测量时，逐一评估校准接口板、电缆、示波器等因素引入的延时误差，分别补偿。补偿后按公式(I)、(2)合成校准结果，取土maX{|j|，\B\}即为集成电路测试系统的总定时偏差。
[0013]本发明一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法的优点是突破了传统方法定性验证的局限，实现了高速集成电路测试系统总定时偏差的准确、定量测量，解决了高速集成电路测试系统核心时间参量的校准问题，能够准确评估测试系统的高速性能。为测试系统时间参量的量值传递奠定了基础，为系统总定时偏差的定量测量方法建立了统一的标准，实现量值统一。对保障电子产品的可靠性和稳定性具有重要意义。同时可以应用于新购进集成电路测试系统交付和验收时的高速性能验证，为集成电路测试系统生产厂商提供一个通用的检验标准，应用于测试系统的出厂校准。另一方面，对建立高速集成电路测试系统校准规范具有借鉴意义。
【专利附图】
【附图说明】
[0014]图1a为系统总定时偏差各分量示意图(比较沿分布中点滞后于驱动沿分布中点的情况)。
[0015]图1b为系统总定时偏差各分量示意图(比较沿分布中点超前于驱动沿分布中点的情况)。
[0016]图2为输入到输出定时准确度的测量框图。
[0017]图3为输入边沿置放偏差的测量框图。
[0018]图4为输出边沿置放偏差的测量框图。
【具体实施方式】
[0019]根椐图1——图4所示。
[0020]1、校准模型说明
假设以驱动沿设定时间作为参考时间将集成电路测试系统总定时偏差分解为各分量的组成，如图1a和图1b所示，分为比较沿分布中点滞后于驱动沿分布中点和比较沿分布中点超前于驱动沿分布中点两种情况。
[0021]其中，&:参考时间；
tDr-Cmp:输入到输出的定时准确度；
&:输入边沿置放偏差，一般用±tDr表示，图中驱动沿分布范围为
h±tD,;
输出边沿置放偏差，一般用表示，图中比较沿分布范围为； tmid:比较沿分布中点=i0+ i^-CSHp ；
图
【权利要求】
1.一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法，其特征在于:建立校准模型，将集成电路测试系统总定时偏差的校准归结为对输入到输出的定时准确度 输入边沿置放偏差‘和输出边沿置放偏差iemp三个分量的分别测量，对每个分量测量时产生的延时误差分别补偿，补偿时综合评估校准接口板、电缆、示波器等因素引入的延时误差，最终合成校准结果。
2.根椐权利要求1所述的一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法，其特征在于:所述的输入到输出的定时准确度测量的误差补偿是将相邻通道成对连接，编制校准程序控制所有驱动沿同时驱动同一图形，采用合适的测试周期，记编程设定的驱动沿跳变时间为tref，并用测试系统同时监测每一对通道的比较沿，分别找到最早出现比较结果通过的时间点和最晚出现比较结果不通过的时间点，评估校准接口板引入的时间延时误差G，则补偿后的输入到输出的定时准确度tDr_Cmp按公式(3)计算。
3.根椐权利要求1所述的一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法，其特征在于:所述的输入边沿置放偏差测量的误差补偿是对各通道的驱动器分别独立测量，将被校通道和参考信号的通道同时连接到示波器，编制校准程序控制被校通道驱动某一图形，采用合适的测试周期，在tprog时刻发生驱动沿跳变，同时控制参考通道在O时刻驱动一个幅度相等的不归零上升沿信号，用示波器同步测量被校通道驱动沿实际发生跳变的时间与参考通道上升沿发生的实际时间?,，评估被校通道通过校准接口板后引入的总延时误差L，参考信号通道通过校准接口板后引入的总延时误差Q，则补偿后的输入边沿置放偏差按公式(4)计算。
4.根椐权利要求1所述的一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法，其特征在于:所述的输出边沿置放偏差测量的误差补偿是对各通道的比较器分别独立测量，将被校通道和参考信号的通道同时连接到示波器，编制校准程序控制被校通道的相邻互连通道驱动某一图形，采用合适的测试周期，在匕胃时刻发生驱动沿跳变，同时控制参考通道在O时刻驱动一个幅度相等的不归零上升沿信号，用示波器同步测量被校通道驱动沿实际发生跳变的时间tmeas与参考通道上升沿发生的实际时间?,，校准程序控制被校通道的比较器搜索探测到图形恰好发生跳变的时间?—，评估被校通道通过校准接口板和电缆后引入的总延时误差L，参考信号通道通过校准接口板和电缆后引入的总延时误差G，接口板上相邻通道互连引入的总延时误差L，则补偿后的输出边沿置放偏差按公式(5 )计算。
5.根椐权利要求1所述的一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法，其特征在于:所述的最终合成校准结果是将输入到输出的定时准确度iDrtmp、输入边沿置放偏差‘和输出边沿置放偏差Gmp三个分量分别测量，对各分量测量时，逐一评估校准接口板、电缆、示波器等因素引入的延时误差，分别补偿，补偿后按公式(1)、(2)合成校准结果，取土max{M|，\B\}即为集成电路测试系统的总定时偏差。
【文档编号】G01R35/00GK103513208SQ201210221104
【公开日】2014年1月15日 申请日期:2012年6月29日 优先权日:2012年6月29日
【发明者】刘倩, 王庆, 孙崇钧 申请人:中国船舶重工集团公司第七0九研究所