专利名称：双通道实时相关机的实现的利记博彩app
技术领域：
本发明涉及天文测量中双通道实时相关机的实现。
背景技术：
对口径面天线的微波全息测量，主要是通过测量复数平面内天线辐射场的振幅和相位求出天线口径场的振幅和相位分布，从而了解天线表面面形偏离抛物面的情况。通常情况下，口径面天线是抛物面形，如果是理想抛物面，在焦点上有发射源，信号经过抛物面反射，在口径平面上的波前相位值处处相等(因为从焦点到口径平面的光程距离相等)。然而现实情况下，天线面不是完全理想的抛物面，所以在口径平面上的相位也必然不相等，在信号源波长已知的情况下，通过检测这个相位差，理论上就可以确定天线面与理想抛物面之间的微小差别。在实际测量过程中，被测天线口径往往比较庞大(一般几十米以上)，同时为了取得相位差，要用一面口径较小的天线作为参考(这种方法在测量天线相位时普遍使用，参考天线的口径也不宜过小，过小会使获取的卫星信号信噪比很低，而检测的精度与参考天线的信噪比又有很大的关系，一般取一米左右的口径)。由于参考天线和主天线(被测天线)的接收信号经过两次混频后得到O 40MHz的中频信号(功率在OdBm左右)，并且同时进入了相关机。相关机是信号处理的第一个关键环节，相关机的数学原理是两个复数的相乘过程。
发明内容
本发明的目的，提供一种解决双通道实时相关机容量过大，速率过慢的问题。本发明是这样实现的，一种双通道实时相关机的实现，包括PCI本地端接口核、DMA接口控制逻辑、16K深度FIF0、DSP核、ADC控制逻辑和时钟管理单元；其特征在于所述DSP核的处理流程为，ADC采样数据通过延迟补偿模块进入双通道FFT核，经通道数据分离和数据切割，进入自相关和互相关运算单元，最后进入积分器进行积分，再进入FIFO单元。所述双通道FFT核采用单个FFT核结构，可以有效地减少实数序列FFT的计算工作量，提高计算速度；具体方法如下
①函数h( η)和g (η)是两个实函数，n= 0,1,, N-I ；
②将其中的一个作为实部而另一个作为虚部，构成复函数z( η)为 ζ ( n)= h ( n)+ jg ( η), η= O, I,, N - I ；
③计算ζ( η)的N点DFT得
权利要求
1.一种双通道实时相关机的实现，包括PCI本地端接口核(I)、DMA接口控制逻辑(2 )、16K深度FIFO单元(3)、DSP核(4)、ADC控制逻辑(5)和时钟管理单元；其特征在于所述DSP核(4)的处理流程为，ADC采样数据(41)通过延迟补偿模块(42)进入双通道FFT核(43)，经通道数据分离(44)和数据切割(45)，进入自相关和互相关运算单元(46)，最后进入积分器(47)进行积分，再进入16K深度FIFO单元(3)。
2.根据权利要求I所述的双通道实时相关机的实现，其特征在于所述双通道FFT核(43)采用单个FFT核结构，可以有效地减少实数序列FFT的计算工作量，提高计算速度；具体方法如下 ①函数h ( η)和g (η)是两个实函数，n= 0,1, ，N-I ； ②将其中的一个作为实部而另一个作为虚部，构成复函数ζ( η)为ζ ( n)= h ( n)+ jg ( η), η= O, I, , N - I ； ③计算ζ ( η)的N点DFT得
3.根据权利要求I所述的双通道实时相关机的实现，其特征在于所述积分器(47)通过积分把随机噪声抑制掉，同时压缩数据量有利于存盘。
4.根据权利要求I所述的双通道实时相关机的实现，其特征在于所述延迟补偿模块(42)主要实现两路采样数据在时间上对齐，对齐的精度取决于采样时钟周期，本发明为10纳秒，提闻互相关的效率，使互相关输出的彳目噪比最大化。
全文摘要
本发明涉及一种双通道实时相关机在FPGA芯片上的实现，包括PCI本地端接口核、DMA接口控制逻辑、16K深度FIFO、DSP核、ADC控制逻辑和时钟管理单元；所述DSP核的处理流程为，ADC采样数据通过延迟补偿后，进入双通道FFT核，经通道数据分离和数据切割，进入自相关和互相关运算单元，最后进入积分器进行积分，再进入FIFO单元。这样可以提高互相关的信噪比，同时节省很多芯片资源空间和实现高速运算。
文档编号G01R29/10GK102778611SQ201110123718
公开日2012年11月14日 申请日期2011年5月13日 优先权日2011年5月13日
发明者仲伟业, 夏博, 李斌, 李炜, 江永琛, 王锦清, 苟伟, 范庆元, 虞林峰, 赵融冰, 郑为民, 马茂丽 申请人:中国科学院上海天文台