专利名称：探针卡、包括探针卡的半导体测试装置以及探针卡的熔丝检查方法
技术领域：
本发明涉及探针卡、包括探针卡的半导体测试装置以及用于探针卡的熔丝检查方 法。
背景技术：
近年来，对于形成在晶片上的半导体集成电路的电气特性已经普遍进行测试。通 过把被称为探针卡的测试夹具安装在半导体测试装置中的方式来执行这种测试。首先，半 导体测试装置使被提供在探针卡上的探针接触半导体集成电路的电极。然后半导体测试装 置将测试信号施加给半导体集成电路。然后，半导体集成电路将来自于半导体集成电路的 输出信号与期望值进行比较。因此，半导体测试装置检查是否存在半导体集成电路的电气 特性问题。在这样的情况下，对半导体测试装置来说必须将稳定的电源电压提供给半导体 集成电路。然后，在现有技术的半导体测试装置中，出现下述问题，具有等于或者大于预定 的电流值(即，过电流)流到探针时，探针被损坏(例如，针被烧坏或者针被熔断)。这引起 产品检查的可靠性的劣化。在日本未经审查的专利申请公开No. 2002-124552中公布解决此问题的对策。图3 示出在日本未经审查的专利申请公开No. 2002-124552中公开的半导体测试装置。图3中 所示的电路包括继电器1、熔丝2、探针3、被测单元4、地(接地电压端子)5、以及测量装置 10。测量装置10通过继电器1和熔丝2将电流施加给被测单元4。在此描述在测量装置 10和熔丝2相互连接在一起的状态下过电流在测量装置10和被测单元4之间流动的情况。 在这样的情况下，当流到熔丝2的电流超过预定的电流值时，熔丝2被熔断。因此，在测量 装置10和被测单元4之间没有电流流动。即，也没有电流流到探针3。例如，进行构造使得 在流到探针3的电流到达探针3被损坏时的电流值之前熔丝2被熔断。例如，这防止了探 针3由于过电流被损坏。
发明内容
本发明人已经发现如下所述的问题。在图3中所示的电路中，熔丝2中的每一个 被串联地连接在测量装置10和每个被测单元4之间。因此，由于熔丝2中的每一个的电阻 分量而导致的电压降影响被施加给每个探针3的电源电压。因此，对图3中所示的电路来 说不能够将电源电压高可靠性地从测量装置10提供给半导体集成电路。这可能引起产品 检查的可靠性的劣化。如上所述，根据现有技术的探针卡具有下述问题，S卩，在使用熔丝来防止过电流的等等的情况下，不能够高可靠性地执行产品检查。本发明的第一示例性方面是一种探针卡，该探针卡包括(与根据本发明的第一示例性实施例的驱动端子105相对应的)第一电源电极，其被提供有第一电源电压；探针， 该探针将与第一电源电压相对应的电压提供给要被测试的半导体集成电路；第一信号线， 该第一信号线连接第一电源电极和探针；熔丝，该熔丝被串联地连接在第一信号线上；以 及熔丝检查电路，该熔丝检查电路将不同于第一电源电压的电压提供给位于探针与熔丝的 一端之间的第一信号线上的(与根据本发明的第一示例性实施例的结点119相对应的)第 “"结点。上述电路构造使能够在产品检查之前检查熔丝的连接状态。因此，能够高可靠性 地执行产品检查。本发明的第二示例性方面是用于探针卡的熔丝检查方法，该探针卡包括(与根 据本发明的第一示例性实施例的驱动端子105相对应的)第一电源电极，其被提供有第一 电源电压；探针，该探针将与第一电源电压相对应的电压提供给要被测试的半导体集成电 路；第一信号线，该第一信号线连接第一电源电极和探针；熔丝，该熔丝被串联地连接在第 一信号线上；以及熔丝检查电路，该熔丝检查电路将不同于第一电源电压的电压提供给位 于探针与熔丝的一端之间的第一信号线上的(与根据本发明的第一示例性实施例的结点 119相对应的)第一结点；该熔丝检查方法包括施加来自于第一电源电极的第一电源电 压；通过导通被提供在熔丝检查电路中的开关元件，将不同于第一电源电压的电压提供给 第一结点；以及当与熔丝的两个端子之间的电势差相对应的电流流到第一电源电极时，检 测熔丝的连接状态，并且当与熔丝的两个端子之间的电势差相对应的电流流到第一电源电 极时，检测熔丝的熔断状态。注意的是，根据本发明的示例性方面的半导体测试装置具有用 于测量第一电源电极的电流值的功能(未示出)。用于探针卡的上述熔丝检查方法能够在产品检查之前检查熔丝的连接状态。因 此，能够高可靠性地执行产品检查。根据本发明的示例性方面，能够提供能够高可靠性地执行产品检查的探针卡和熔 丝检查方法。
结合附图，从某些示例性实施例的以下描述中，以上和其它示例性方面、优点和特 征将更加明显，其中图1是示出根据本发明的第一示例性实施例的半导体测试装置和探针卡的图；图2是示出根据本发明的第一示例性实施例的用于探针卡的熔丝检查方法的流 程图；图3是示出根据现有技术的半导体测试装置的图；图4是示出根据现有技术的半导体测试装置的图；以及图5是示出根据现有技术的半导体测试装置的图。
具体实施例方式下面将会参考附图描述本发明的示例性实施例。在整个附图中通过相同的附图标记来表示相同的组件，并且为了阐明解释适当地省略多余的解释。首先，将会更加详细地描述相关技术，以与根据本发明的半导体测试装置进行比 较。图4示出根据相关技术的半导体测试装置。图4中所示的电路是半导体测试装置200， 该半导体测试装置200包括探针卡212和半导体测试装置主体213。首先，将会描述图4中所示的电路的构造。半导体测试装置主体213包括放大器 209和电源电压源211，并且将电源电压提供给半导体集成电路。在半导体测试装置主体 213中，放大器209的一个输入端子被连接至基准电压端子210。为了便于描述，被提供给 基准电压端子210的基准电压被称为基准电压210。放大器209的另一个输入端子被连接 至传感端子207。为了便于描述，假定传感端子207是探针卡212和半导体测试装置主体 213共用的端子。同样地，假定驱动端子205是探针卡212和半导体测试装置主体213共用 的端子。放大 器209的输出端子被连接至电源电压源211的控制端子。电源电压源211的 低电势侧电源端子被连接至接地电压端子GND。注意的是，附图标记“GND”表示端子名称也 表示接地电压。电源电压源211的高电势侧电源端子被连接至驱动端子205。探针卡212包括探针201、传感线208、驱动线206、熔丝202、以及电容元件204。 驱动端子205、传感端子207、以及探针201通过结点203被相互连接在一起。连接驱动端 子205和结点203的信号线被称为驱动线206。连接传感端子207和结点203的信号线被 称为传感线208。熔丝202被串联地连接至结点203和探针201之间。S卩，熔丝202的一个端子被 连接至结点203，并且熔丝202的另一个端子被连接至探针201。电容元件204的一个端子 被连接至连接熔丝202和探针201的信号线。电容元件204的另一端子被连接至接地电压 端子GND。电容元件204表示探针201、线等等的寄生电容。接下来，将会描述图4中所示的电路的操作。在半导体测试装置主体213中，基准 电压210被施加给放大器209的一个输入端子。能够取决于半导体测试的条件来改变基准 电压210。反馈信号(稍后描述)被输入至放大器209的另一个输入端子。在这样的情况 下，从放大器209输出具有与基准电压210和反馈信号的电压之间的电势差相对应的电压 值和电流值的信号。放大器209的输出信号被输入至电源电压源211的控制端子。电源电 压源211将与放大器209的输出信号相对应的电压输出至驱动端子205。在探针卡212中，按照以下的顺序，通过驱动线206和熔丝202将从半导体测试 装置主体213提供到驱动端子205的电压施加给探针201。同样地，在探针卡212中，按照 以下的顺序通过驱动线206、结点203、以及传感线208将从半导体测试装置主体213提供 到驱动端子205的电压施加给传感端子207。此外，在半导体测试装置主体213中，从探针 卡212提供到传感端子207的电压作为反馈信号被输入至放大器209的另一输入端子。这 时，基于被输入至放大器209的两个输入信号之间的电势差来控制反馈信号的电压值和电 流值。即，控制反馈信号的电压值和电流值，使得在被输入至放大器209的两个输入信号之 间没有引起电势差。换言之，电源电压源211控制反馈信号的电流值和电压值，使得在被输 入至放大器209的两个输入信号之间没有引起电势差。这使图4中所示的电路将稳定的电 源电压提供给探针201。探针201被电气地连接至要被测试的半导体集成电路。现在描述过电流通过探针201从半导体测试装置主体213流到半导体集成电路的 情况。如果在这样的情况下没有采取对策，那么将出现，例如，探针201被损坏的问题。作为解决此问题的对策，图4中所示的电路整合了被串联地连接在结点203和探针201之间的熔丝202。具体地，当流过熔丝202的电流超过预定的电流值时，熔丝202被熔断。因此， 没有电流流入探针201。例如，进行构造使得在流到探针201的电流到达探针201被损坏时 的电流值之前熔丝202被熔断。例如，这防止了探针201由于过电流被损坏。然而，在图4中所示的电路中，与图3中所示的电路的情况一样，通过熔丝202的 电阻分量而导致的电压降影响了被提供给探针201的电源电压。因此，不可能将电源电压 高精确度地从图4中所示的电路中的半导体测试装置200提供给半导体集成电路。这可以 弓丨起产品检查的可靠性的劣化。作为解决在日本未经审查的专利申请公开No. 2002-124552中公布的电路和图4 中所示的现有技术的电路中固有问题的对策，还提出图5中所示的电路。图5中所示的电 路与图4中所示的电路的不同之处在于熔丝202的连接。具体地，熔丝202被串联地连接 在驱动端子205和结点203之间。S卩，熔丝202的一个端子被连接至驱动端子205，并且其 另一个端子被连接至结点203。其它的电路构造和操作与图4的相类似，因此省略了其描 述。在图5中所示的电路中，熔丝202没有被插入在具有稳定的电源电压的结点203 和探针201之间。在此电路构造中，由于熔丝202的电阻分量而导致的电压降没有影响被 提供给探针201的电源电压。因此，能够将电源电压高精确度地从半导体测试装置200提 供到半导体集成电路。另外，进行构造使得在流到探针201的电流到达探针201被损坏时 的电流值之前，熔丝202被熔断。例如，这防止探针201由于过电流被损坏。然而，半导体测试装置主体213可以具有如下的电路构造，其中，例如，连接电源 电压源211的高电势侧电源端子和驱动端子205的信号线，和连接传感端子207和放大器 209的另一个输入端子的信号线通过内部电路(未示出)被电气地连接在一起。在此电路 构造中，当由于过电流而导致熔丝202被熔断时，已经确认电流流到探针201的现象。因此， 即使当半导体测试装置200不处于用于常规地检查半导体集成电路的令人满意的条件时， 电流也流到探针201。因此，在没有识别到熔丝202被熔断的情况下，还可能执行产品检查。 这可能引起产品检查的可靠性的劣化。[第一示例性实施例]参考附图将会描述本发明的第一示例性实施例。图1中所示的电路是半导体测试 装置100，该半导体测试装置100包括根据本发明的第一示例性实施例的探针卡112和半导 体测试装置主体113。首先，将会描述图1中所示的电路的构造。半导体测试装置主体113包括放大器 109和电源电压源111，并且提供用于对半导体集成电路进行检查的电源电压。为了简化解 释，注意的是，图1仅示出半导体测试装置主体113的电路构造的一部分。在半导体测试装 置主体113中，放大器109的一个输入端子被连接至基准电压端子110。为了便于描述，被 提供给基准电压端子110的基准电压被称为基准电压(设置电压)110。放大器109的另一 输入端子被连接至传感端子107 (第三电源电极)。为了便于描述，假定传感端子107是探 针卡112和半导体测试装置主体113共用的端子。同样地，假定驱动端子105 (第一电源电 极)是探针卡112和半导体测试装置主体113共用的端子。放大器119的输出端子被连接 至电源电压源111的控制端子。电源电压源111的低电势侧电源端子被连接至接地电压端子GND。电源电压源111的高电势侧电源端子被连接至驱动端子105。注意的是，附图标记“GND”表示端子名称并且表示接地电压。探针卡112包括探针101、传感线108、驱动线106、熔丝102、熔丝检查单元114、以 及电容元件104。驱动端子105、传感端子107、以及探针101通过结点103 (第二结点)被 相互连接在一起。连接驱动端子105和结点103的信号线被称为驱动线106。连接传感端 子107和结点103的信号线被称为传感线108。熔102被串联地连接在驱动线106上。S卩，熔丝102的一个端子被连接至驱动端 子105。熔丝102的另一个端子被连接至结点103。电容元件104的一个端子被连接至连 接结点103和探针101的信号线。电容元件104的另一端子被连接至接地电压端子GND。 电容元件104表示探针101、线等等的寄生电容。熔丝检查电路114的端子118被连接至连 接结点103和探针101的信号线上的结点119 (第一结点)。熔丝检查电路114包括开关115和电阻元件116。端子118被连接至开关115的 一个端子。开关115的另一个端子通过电阻元件116被连接至低电势侧电源端子117(第 二电源电极)。注意的是，在本发明的示例性实施例中，描述的是接地电压GND被提供给低 电势侧电源端子117的情况。接下来，将会描述图1中所示的电路的操作。在半导体测试装置主体113中，基准 电压Iio被施加给放大器109的一个输入端子。基准电压110能够取决于半导体测试的条 件而发生改变。反馈信号(稍后描述)被输入至放大器109的另一个输入端子。在这样的 情况下，从放大器109输出具有与基准电压110和反馈信号的电压之间的电势差相对应的 电压值和电流值的信号。放大器109的输出信号被输入至电源电压源111的控制端子。电 源电压源111将与放大器109的输出信号相对应的电压输出至驱动端子105。在探针卡112中，按照如下的顺序，通过驱动线106和熔丝102将从半导体测试装 置主体113提供到驱动端子105的电压施加给探针101。同样地，在探针卡112中，按照如 下的顺序，通过驱动线106、结点103、以及传感线108将从半导体测试装置主体113提供到 驱动端子105的电压施加给传感端子107。然后，在半导体测试装置主体113中，从探针卡 112提供到传感端子107的电压作为反馈信号被输入至放大器109的另一输入端子。这时， 基于被输入至放大器109的两个输入信号之间的电势差，控制电源电压源111的电压值和 电流值。即，控制反馈信号的电压值和电流值，使得在被输入至放大器109的两个输入信号 之间没有引起电势差。换言之，电源电压源111控制反馈信号的电流值和电压值，使得在被 输入至放大器109的两个输入信号之间没有引起电势差。这使图1中所示的电路将稳定的 电源电压提供给探针101。探针101被电气地连接至要被测试的半导体集成电路。现在描述过电流通过探针101从半导体测试装置主体113流到半导体集成电路的 情况。如果在这样的情况下没有采取对策，那么将出现，例如，探针101被损坏的问题。作 为解决此问题的对策，图1中所示的半导体测试装置100采用在其中熔丝102被串联地连 接在驱动端子105和结点103之间的电路构造。具体地，当流过熔丝102的电流超过预定 的电流值时，熔丝102被熔断。因此，没有电流流入探针101。例如，进行构造使得流到探针 201的电流到达探针101被损坏时的电流值之前，熔丝102被熔断。例如，这防止探针101 由于过电流被损坏。此外，在图1中所示的半导体测试装置100的探针卡112中，熔丝102没有被插入在具有稳定的电源电压的结点103和探针101之间。在此电路构造中，由于熔丝102的电 阻分量引起的电压降没有影响被提供给探针101的电源电压。因此，能够将电源电压高精 确度地提供给来自于半导体测试装置100的半导体集成电路。即，图1中所示的电路能够 解决图3和图4中所示的现有技术的电路中固有的问题。接下来，将会描述如下的情况，在其中，半导体测试装置主体11 3具有如下的电路 构造，其中，例如，连接电源电压源111的高电势侧电源端子和驱动端子105的信号线，与连 接传感端子107和放大器109的另一输入端子的信号线通过内部电路(未示出)被电气地 相互连接在一起。在此电路构造中，当熔丝102由于过电流而被熔断时，已经确认的是电流 流到探针101的现象。因此，即使当半导体测试装置100不处于用于常规地检查半导体集 成电路的令人满意的条件时，电流也流到探针101。因此，在没有识别熔丝102被熔断的情 况下，也可能执行产品检查。这可能引起产品检查的可靠性的劣化。作为解决问题的对策，图1中所示的半导体测试装置100采用如下的电路构造，在 其中，探针卡112包括熔丝检查电路114。这使能够在产品检查之前检查(如果熔丝102没 有被熔断检查)熔丝102的连接状态。将会参考图2来描述具体的熔丝检查方法。首先， 被提供在熔丝检查电路114中的开关115被导通(S501)。接下来，激活半导体测试装置主 体113以使电源电压源111生成电源电压。这时，接地电压被从低电势侧电源端子117施 加到结点119(S502)。以此方式，在熔丝102的两个端子之间生成电势差之后，测量流到驱 动端子105的电流的值(S503)。当熔丝102没有被熔断时，与由电源电压源111生成的电 源电压相对应的电流流到驱动端子105(S504中的是)。结果，能够确定熔丝102处于正常 条件下(没有被熔断)(S506)。这样，当确认熔丝102处于正常条件下时，后续的产品检查 被执行(S507)。另一方面，当确定熔丝102被熔断时，没有电流流到驱动端子105(S504中 的否)。因此，能够确定熔丝102处于异常条件(被熔断)。注意的是，在本示例性实施例 中，由于结点119被施加有接地电压，所以也没有电流流到探针101。在这样的情况下，更换 熔丝102 (S505)，并且再次执行熔丝检查(S503)。这样，根据本发明的示例性实施例的探针卡112包括熔丝检查电路114，使得在熔 丝检查期间在熔丝102的两个端子之间生成电势差，从而使能够在产品检查之前检查熔丝 102的连接状态。这防止在没有辨认熔丝102被熔断的情况下执行产品检查。结果，能够提 高产品检查的可靠性。换言之，图1中所示的电路能够解决图5中所示的现有技术的电路 中固有的问题。注意的是，探针卡112和包括探针卡112的半导体测试装置100不限于上述示例 性实施例，并且能够在不脱离本发明的范围的情况下进行各种不同的修改。例如，尽管上 述示例性实施例描述接地电压被施加给低电势侧电源端子117的情况，但是本发明不限于 此。只要电源电压在由电源电压源111生成的电源电压之间引起电势差，则任何电源电压 可以被施加给低电势侧电源端子117。此外，在熔丝102被插入的位置还可以采用插座型构造。这有助于熔丝102的更 换，在其中，可以在熔丝检查期间检测缺陷。在探针101没有被连接至半导体器件的状态下，可以优选地执行此熔丝检查。如 果由于半导体器件的功能等等的限制而不能执行，考虑到流过被连接至探针101的负载的 静态电流或者过电流，需要设置电阻元件116的值和用于熔丝检查的确定值和确定值。
虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解本发明可以在所附的权利要求的精神和范围内进行各种修改的实践，并且本发明并不限于上 述的示例。此外，权利要求的范围不受到上述的示例性实施例的限制。此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期 的审查过程中对权利要求进行过修改亦是如此。
权利要求
一种探针卡，包括第一电源电极，所述第一电源电极被提供有第一电源电压；探针，所述探针将与所述第一电源电压相对应的电压提供给要被测试的半导体集成电路；第一信号线，所述第一信号线连接所述第一电源电极和所述探针；熔丝，所述熔丝被串联地连接在所述第一信号线上；以及熔丝检查电路，所述熔丝检查电路将不同于所述第一电源电压的电压提供给位于在所述探针与所述熔丝的一端之间的所述第一信号线上的第一结点。
2.根据权利要求1所述的探针卡，其中，所述熔丝检查电路包括开关元件，所述开关元件通过电阻器被串联地连接在第二电源 电极和所述第一结点之间，所述第二电源电极被提供有不同于所述第一电源电压的第二电 源电压。
3.根据权利要求2所述的探针卡，其中，控制所述开关元件以使其在用于测试所述半导体集成电路的模式和用于检查所述熔 丝的连接状态的模式之间导通和截止。
4.根据权利要求3所述的探针卡，其中，通过在用于检查所述熔丝的连接状态的所述模式中导通所述开关元件，所述熔丝检查 电路将不同于所述第一电源电压的电压提供给所述第一结点。
5.根据权利要求1所述的探针卡，进一步包括第三电源电极，所述第三电源电极提供第三电源电压；和第二信号线，所述第二信号线连接所述第三电源电极和位于所述第一信号线上的第二 结点，其中，基于设定电压和所述第二信号线上的电压之间的电势差，控制被提供给所述第 一信号线的所述第一电源电压。
6.根据权利要求5所述的探针卡，其中，所述第二结点位于在所述探针和所述熔丝的一端之间的所述第一信号线上。
7.根据权利要求1所述的探针卡，其中，在流到所述探针的电流达到在所述探针被损坏时的电流值之前，所述熔丝被熔断。
8.一种半导体测试装置，包括权利要求1中所述的探针卡。
9.一种用于探针卡的熔丝检查方法，所述探针卡包括第一电源电极，所述第一电源 电极被提供有第一电源电压；探针，所述探针将与所述第一电源电压相对应的电压提供给 要被测试的半导体集成电路；第一信号线，所述第一信号线连接所述第一电源电极和所述 探针；熔丝，所述熔丝被串联地连接在所述第一信号线上；以及熔丝检查电路，所述熔丝检 查电路将不同于所述第一电源电压的电压提供给位于在所述探针与所述熔丝的一端之间 的所述第一信号线上的第一结点，所述熔丝检查方法包括施加来自于所述第一电源电极的所述第一电源电压；通过导通被提供在所述熔丝检查电路中的开关元件，将不同于所述第一电源电压的电 压提供给所述第一结点；以及当与所述熔丝的两个端子之间的电势差相对应的电流流到所述第一电源电极时，检测熔丝的连接状态，并且，当 与所述熔丝的两个端子之间的电势差相对应的电流没有流到所 述第一电源电极时，检测熔丝的熔断状态。
全文摘要
本发明涉及探针卡、包括探针卡的半导体测试装置以及探针卡的熔丝检查方法。根据本发明的示例性方面的探针卡包括驱动端子，该驱动端子提供有第一电源电压；探针，该探针将与第一电源电压相对应的电压提供给要被测试的半导体集成电路；熔丝，该熔丝被串联地连接在连接驱动端子和探针的第一信号线上；以及熔丝检查电路，该熔丝检查电路将不同于从驱动端子提供的第一电源电压的电压提供给位于探针与熔丝的一端之间的第一信号线上的第一结点。电路构造使能够在产品检查之前检查熔丝的连接状态。这使能够高可靠性地执行半导体测试。
文档编号G01R1/067GK101825651SQ20101012832
公开日2010年9月8日 申请日期2010年3月3日 优先权日2009年3月6日
发明者河野贵之 申请人:恩益禧电子股份有限公司