专利名称：Gps中频信号采样器的利记博彩app
技术领域：
本实用新型涉及一种GPS中频信号采样器，属于GPS数据釆集领域。
背景技术：
国际上关于GPS软件接收机的研究己经开展了十几年的时间，但我国在此方面的研究才 刚刚起步，技术上与先进国家存在较大差距。然而在军事领域，美国及其盟军在导弹、航空 飞行器方面正逐步用GPS为主的导航制导技术取代常规的纯惯性、地形匹配和数字影像匹配 等方法，在海湾战争、伊拉克战争中发挥了巨大的威力，但这些高动态、高灵敏度的GPS接 收机外方对我国实行了严格的禁运政策。因此，必须研制具有自主知识产权的高性能GPS接 收机。
在传统的GPS接收机中，信号捕获的算法全部在ASIC芯片内部实现，用户很难改变相应 的参数或更换新的算法，而软件接收机设计方法将专用ASIC芯片实现的信号处理功能改为通 用芯片依靠软件实现，这为接收机数字信号处理算法的实现带来了极大的灵活性，是未来接 收机设计技术的发展方向。通过软件进行信号处理的方法能够避免硬件接收机中与温度或时 间相关的部件造成的非线性问题，并能大幅度的降低产品前期开发成本，并能同时兼容包括 GPS、北斗导航系统、俄罗斯GLONASS导航系统和欧洲的伽利略导航系统等。
嵌入式GPS软件接收机将传统接收机中靠专用芯片实现的信号处理功能改用软件来实
现，使得只要通过更换一套软件就可以接收到新的卫星信号或实现接收机的性能升级。软件 接收机数字信号处理的特点使得其在微弱信号处理和多信号兼容等方面具有极大的优势。GPS
中频信号采样器是开发软件接收机必备的仪器。目前世界上一些国家的科研机构已经开发出 了适合于软件接收机开发的中频信号采样器，但是这些产品都价格昂贵且内部结构不公开， 使得开发自主知识产权的软件接收机受到很大的限制。
发明内容
本实用新型为了解决开发软件接收机必需的GPS数据问题，打破世界上一些先进国家在 GPS软件接收机的垄断地位而提出一种GPS中频信号采样器。
本实用新型的GPS中频信号采样器，其结构包括射频前端模块、FPGA模块、USB接口 芯片、USB接口及电源模块，其中射频前端模块与FPGA模块双向相连，FPGA模块输出端连 接USB接口芯片输入端，USB接口芯片连接USB接口，电源模块分别给射频前端模块及FPGA 模块、USB接口芯片和USB接口供电。
本实用新型能广泛应用于嵌入式软件接收机的研究和开发，为研发具有自主知识产权的 软件接收机提供GPS数据，能大幅度降低产品前期开发成本，并能同时兼容包括GPS、北斗 导航系统、俄罗斯GLONASS导航系统和欧洲的伽利略导航系统等，总体来说具有如下特点1、 体积小，重量轻体积约为20*15*5. 5立方厘米，重约500克；2、价格低本实用新型的定 位装置约为10000—20000元，远低于现有的各种定位装置价格；3、使用方便使用人员在 地物上站立几秒即可完成对该点的GPS数据采集。
图1是本实用新型的硬件结构示意图。
图2是本实用新型中射频前端模块与FPGA模块的接口示意图。 图3是本实用新型中FPGA模块的接口信号控制时序图。图4是本实用新型中USB接口芯片与FPGA模块的接口示意图。
具体实施方式
如图1所示，本实用新型基于射频前端、FPGA和USB的GPS中频数据采集技术的GPS中 频信号采样器，其结构包括射频前端模块、FPGA模块、USB接口芯片、USB接口及电源模 块，其中射频前端模块与FPGA模块双向相连，FPGA模块输出端连接USB接口芯片输入端， USB接口芯片连接USB接口 ，电源模块分别给射频前端模块及FPGA模块、USB接口芯片和USB 接口供电；所述FPGA模块包括串并转换模块、控制模块和数据缓冲模块，其中串并转换模 块与射频前端模块双向相连，串并转换模块输出端连接数据缓冲模块输入端，控制模块和数 据缓冲模块的输出端均连接USB接口芯片的输入端。本实用新型的工作流程为射频前端模 块接收卫星信号并对信号进行放大、滤波、下变频和模数转换后输出数字信号到FPGA模块， FPGA将信号由2位串行转换成16位的并行数据并送入缓冲，同时控制USB接口芯片工作， 将该并行数据传送到USB接口芯片的端点FIFO中，PC机的上位机程序完成对端点FIFO中数 据的接收和存储。
本实用新型中射频前端模块采用GP2015芯片，包括7路信号引脚，分别为PRESET、 LD、 SIGN、 MAG、 OPCLK-、 OPCLK+和CLK; FPGA模块采用Altera公司Cyclone系列的FPGA芯片 EP3C25和EP1C6T，实现与射频前端模块和USB之间的高速数据传输，其中EP3C25作为串 并转换芯片，EP1C6T为从属芯片，主要负责接口的扩展和数据的缓存，EP3C25和EP1C6T采 用16位总线进行连接，包括8位数据总线和8位控制总线。如图2所示，是射频前端模块与 FPGA模块的接口示意图，FPGA对GP2015的LD和PRESET两个状态脚进行检测，判断射频芯 片的工作状态，在两个脚状态有效时读取SIGN和MAG的数据，同时通过GP2015上的LVDS接 口产生差分信号与具有LVDS接口的EP3C25芯片接口，将OPCLK+和OPCLK-输出的LVDS信号 转变成40M的差分信号(TTU输入FPGA，由FPGA对该信号进行7分频得到5. 714M的时钟 信号提供给GP2015用做中频采样时钟信号。其中射频前端模块上的卫星接收天线采用市场 上成熟的GPS接收天线，射频信号经天线下行，经低噪声放大器(LNA)和带通滤波器(BPF) 后到达射频前端芯片GP2015， 1575. 42M的GPS信号经过至175. 42M至35. 42M至4. 309M的三 级下变频为中频信号，然后对4.309M的模拟信号进行A/D转换得到5.714M的SIGN、 MAG两 路中频数字信号，把这两路信号发送给FPGA进行处理。
如图3所示是本实用新型中FPGA模块的接口控制信号时序图，FPGA模块先将输入信号 串并转换后存入FIFO,在时钟控制信号作用下传输给USB。
本实用新型中的USB接口芯片采用EZ-USB FX2系列的CY7C68013，本实用新型中，USB 接口芯片工作在从属FIFO模式下，在该模式下，外围电路可以像普通FIF0—样对FX2中端 点2、端点4、端点6和端点8的数据缓冲区进行读写，FIFO被外部控制器控制。如图4所 示是本实用新型中USB接口芯片与FPGA模块的接口示意图，IFCLK为接口时钟，可由芯片内 部产生(30M/48M)，也可由外部输入；FLAGA、 FLAGB、 FLAGC和FLAGD为FIFO标志管脚，用 于映射USB端口 FIFO的当前状态；SLCS为从属FIFO片选信号；FD[15: 0]为16位双向数据 总线；FIF0ADR[1: O]用于选择和FD连接的端点缓冲区；SLOE用于使能数据总线FD的输出； SLRD和SLWR分别作为FIFO的读写选通信号；外围电路可以通过使能PKTEND管脚向USB发 送一个IN数据包而不用考虑该包的长度。
USB接口芯片采用CY7C68013为接口芯片，将FPGA传输来的数据存入PC。该系列芯片集 成了 USB2. 0协议的微处理器，并且向下和USB1. 1协议兼容，它支持12Mb/s的全速传输和 480Mb/s的高速传输。FX2克服传统芯片需要微处理器参与端点FIFO与外围电路间的数据传 输的缺点，USB接口和外围电路可以直接共享FIFO存储器，另外，FIFO与USB之间的传输是 以数据包的形式实现的，它较好的解决了 USB高速模式下的带宽问题。
在设计中，用FPGA做为外部主控制器与USB芯片进行通信，在从属FIFO模式下，固件
4程序设计如下-
初始化固件程序首先要配置CY7C68013的端点，FX2包含4个可供高速传输的大端点，分 别为端点2 (EP2)、端点4 (EP4)、端点6 (EP6)和端点8 (EP8)，本实用新型中选用端点6。 USB芯片在复位以后，它的I/0引脚配置在"端口"模式下，而不是Slave FIFO模式，为将 引脚配置为Slave FIFO模式，IFCONFIG寄存器的IFCFG[1: O]必须设置为11，因为USB芯 片的FIFO工作在异步方式下，ASYNC位必须设置为1。选择端点EP6和FD总线相连，对该端 点的设置上选择块传输，4倍缓存，端点缓冲区的大小为512字节，所以EP6CFG设置为OxEO， 端点FIFO每512个字节会自动打包上传，那么EP6FIF0CFG设置为OxOD。为了对数据的传输 进行控制，就需要对该端点的标志位进行设置，通过FPGA向EP6的端点FIFO里面写数据， 需要将PINFLAGSCD设置为OxOE,这样FLAGC低电平就表示FIFO为满，就不能再往里面写数 据了。数据包的大小为512个字节，需要设置EP6AUTOINLENH =0x02, EP6AUT0INLENL=0x00。 通过上位机软件，可以读取USB端点FIFO的数据，然后保存到硬盘文件中，为下面的数据完 整性测试以及基带处理算法研究提供数据。上位机程序通过I/O控制调用来访问EZ-USB通用 驱动程序的， 一个上位机程序首先通过调用Win32函数CreateFile ()来获得设备驱动程序 的句柄；然后用Win32函数DeviceloControl ()通过CreateFile ()函数返回的句柄，来 提交I/O控制代码核相关的输入输出缓冲区到驱动程序。
本实用新型采用两个独立的电源系统，分别供应射频前端和后端的FPGA模块、USB模块。 采用LMF2596将+7V的电压转换为+5V的工作电压，然后采用AMS1084将+5V电压转换为+3. 3V、 +2.5V、 +1.5￥和+1.2乂输出。本实用新型为了防止后端的信号干扰射频前端，在射频前端和 FPGA之间釆用光耦隔离，射频前端采用独立的电源系统。为了保证地的完整性，地层未采用 电层分割，而模拟信号比较敏感，数字信号频率比较高，为了防止两者之间的相互干扰，采 用分别覆地的办法，数字地和模拟地分开覆铜，并采用网格覆铜。
权利要求1、一种GPS中频信号采样器，其特征在于包括射频前端模块、FPGA模块、USB接口芯片、USB接口及电源模块，其中射频前端模块与FPGA模块双向相连，FPGA模块输出端连接USB接口芯片输入端，USB接口芯片连接USB接口，电源模块分别给射频前端模块及FPGA模块、USB接口芯片和USB接口供电。
2、 根据权利要求1所述的GPS中频信号釆样器，其特征在于所述FPGA模块包括串并 转换模块、控制模块和数据缓冲模块，其中串并转换模块与射频前端模块双向相连，串并 转换模块输出端连接数据缓冲模块输入端，控制模块和数据缓冲模块的输出端均连接USB接 口芯片的输入端。
3、 根据权利要求1所述的GPS中频信号采样器，其特征在于所述电源模块采用两个独 立电源系统， 一个电源给射频前端模块供电，另一个电源给FPGA模块、USB接口芯片和USB 接口供电。
专利摘要本实用新型公开了一种GPS中频信号采样器，属于GPS数据采集领域，包括射频前端模块、FPGA模块、USB接口芯片、USB接口及电源模块，其中射频前端模块与FPGA模块双向相连，FPGA模块输出端连接USB接口芯片输入端，USB接口芯片连接USB接口，电源模块分别给射频前端模块及FPGA模块、USB接口芯片和USB接口供电。本实用新型采用射频前端模块接收卫星信号并对信号进行放大、滤波、下变频和模数转换后输出到FPGA模块，FPGA模块将信号进行串并转换后送入缓冲，最后根据USB接口芯片的控制将缓冲数据送入USB端口的FIFO中供PC机处理。本实用新型体积小、成本低、使用方便。
文档编号G01S1/02GK201413392SQ200920043609
公开日2010年2月24日 申请日期2009年5月25日 优先权日2009年5月25日
发明者侃 张, 潘树国, 庆 王, 胜 葛 申请人:东南大学