专利名称：探针卡和电路板的利记博彩app
技术领域：
本发明是关于一种探针卡，特别是一种探针卡的电路板的电路布局。
背景技术：
一般而言，集成电路产品的产生首先经过电路布局设计，之后进入半导 体厂进行半导体工艺和集成电路的射作，待完成晶片的制作后，则利用探针
卡进行侦测。只有测试良好或经过修复的管芯(die)会在切片后进行后续键合 (bonding)和封装(packaging)等步骤；而即使已完成封装的管芯最后仍须进行 最终测试(fmal testing)以确认是好管芯。
简单来说，利用探针卡测试受测物，例如管芯，所使用的主要仪器包 含探针卡、探针器(prober)、测试器(tester)。其中，「探针卡」包含一个电 路板和多个探针，其可以电连接被测物和测试器；r探针器」负责把被测物， 精准的移动到探针卡的正确位置，使探针卡上的探针可接触到管芯的结合焊 垫(bondingpad); 「测试器」则负责对被测物收发电子信号。除了前述的三个 主要仪器之外，在测试过程中，另外还会使用微型探针(picoprober)来测试被 测物的内部电路是否正常运作。
探针卡可以视为被测物和测试器之间的接口卡，对于具有不同集成电路
探针卡的探针必须具有上排出针、下排出针、双排出针三种不同的形式，以 便测试人员使用微型探针(picoprober)测试管芯的不同区域。
然而，现有的探针卡，对于相同的集成电路设计，探针卡的电路板必须 针对上排出针、下排出针测试，在电路板上设计一种电路布局，而针对双排 出针测试，在电路板上设计另一种电路布局。
图1示出的是待测管芯10,其上设有第一排结合焊垫12，第二排结合 焊垫14,而沿着第一排结合焊垫12和第二排结合焊垫14，待测管芯10可 被划分为区域16、 17、 18。图2a、 2b分别示出用于上排出针、下排出针测 试和双排出针测试的现有探针卡电路板的电路布局示意图。请同时参阅图2a和图1,如图2a所示，探针卡20的电路板21的电路布局分为两区域，区域 22和区域24,其中区域22内的电路布局包含分别对应第一排结合焊垫12 和第二排结合焊垫14的电路，这些电路混合设置在区域22内，此外，区域 24内的电路和区域22内的电路相互对应。
以上所述的探针卡20在现有技术中用于进行上排出针和下排出针的测 试，进行上排出针测试时，在探针卡20的区域22上将会外接电缆以连接测 试器，并且因为探针会将区域16、 17挡住，因此微型探针只能点测区域18， 而进行下排出针测试时，在探针卡20的区域24上将会外接电缆以连接测试 器，并且因为探针会将区域17、 18挡住，因此微型探针只能点测区域16。 如果利用探针卡20以双排出针方式测试区域17，探针卡20的区域22与区 域24都必须外接电缆，这样，电缆将占据微型探针的放置空间，产生操作 上的问题。
因此，依据现有技术，将必须再设计一个探针卡来对区域17进行双排 出针的测试，请同时参阅图2b和图1，如图2b所示，探针卡30的电路板 31分为四区域，分别为区域32、 34、 36、 38，其中区域32内的电路布局包 含对应于第一排结合焊垫12的电路、区域34内的电路布局包含对应于第二 排结合焊垫14的电路，和探针卡20不同的是对应于第一排结合焊垫12 的电路和对应于第二排结合焊垫14的电路为分别设置于不同区域。此外， 区域38内的电3各和区域32内的电^各相互对应；区域36内的电路和区域34 内的电路相互对应，以上所述的探针卡30在现有技术中，是用于进行双排 出针的测试，在测试区域17时，将区域32、 34外接电缆，未接电缆的区域 36、 38其空间可给微型探针使用；此外在测试区域17时也可将区域36、 38 外接电缆，未接电缆的区域32、 34其空间可给微型探针使用。
然而，就现有的探针卡而言，对于相同的集成电路设计，就必须花费时 间和成本设计至少两种具有不同电路布局的电路板。
发明内容
为了克服前述传统探针卡的缺点，本发明提供一种电路板布局，其可以 在上排出针、下排出针和双排出针测试中通用，对于测试相同的集成电路设 计，不必再像现有技术一样针对上排出针、下排出针和双排出针测试设计至 少两种电路板。这样，可以节省设计经费和制作成本。
5此外，因为使用具有同一种电路板布局的探针卡来进行测试，信号传递 质量比现有技术稳定，因此本发明也可提高测试分析质量和稳定性，并且本 发明的具有同一种电路板布局的探针卡不会影响到现有微型探针的操作方 式。
根据本发明的优选实施例，本发明提供一种探针卡，包含电路板，其 中该电路板包含第一区域包含第一电路布线图样；第二区域包含第二电路 布线图样；第三区域包含第三电路布线图样；第四区域包含第四电路布线图 样，其中该第一区域、该第二区域、该第三区域和该第四区域依序成顺时针 排列，其中该第一电路布线图样与该第三电路布线图样相同，该第二电路布 线图样与该第四电路布线图样相同；多个测试接点(connecter)分别设置在该 第一区域、该第二区域、该第三区域和该第四区域内，这些测试接点可经由 多条电缆，电连接至测试器(tester);开孔设置在该电路板的中心；以及多个 探针，其中这些探针电连接至该电路板。
图1显示现有管芯的结合焊垫的位置。
图2a显示现有探针卡的电路布局示意图。
图2b显示现有探针卡的另一电路布局示意图。
图3显示本发明的探针设备示意图。
图4显示图3的部分设备的放大示意图。
图5显示图4中管芯的俯视示意图。
图6显示图4中探针卡的俯视示意图。
图7至图IO显示本发明的探针卡的搡作方式。
具体实施例方式
图3显示探针设备的示意图，如图3所示，探针器40上支撑晶片42, 探针卡44，设置在晶片42上，显微镜46设置在探针卡44上，此外，探针 卡44上另有电缆48电连接至测试器50。
图4显示图3的部分设备的放大示意图。
如图4所示，探测器40上支撑晶片42，其中晶片42中包含多个管芯 60，在管芯60上设有多个第一排结合焊垫62和多个第二排结合焊垫64。探针卡44,设置在晶片42上，其中探针卡44包含电路板80和多个探针45, 探针45的一头接触第一排结合焊垫62或是第二排结合焊垫64,而另 一头则 通过金属焊垫47，电连接至电路板80，本实施例以上排出针为例，但并不 限于上排出针测试。下排出针、双排出针也以相同原理进行测试。此外，在 进行测试时，微型探针52也可被用来进行查错。
图5显示图4中管芯60的俯视示意图。如图5所示，管芯60上设有多 个第一排结合焊垫62和多个第二排结合焊垫64,通过两排结合焊垫的设置， 晶粒60可一皮划分成三个区域，分别为区域66、 68、 70,而在进行晶片测试 时，将使用微型探针分别点测区域66、 68、 70。
图6显示图4中探针卡44的俯视示意图。如图6所示，探针卡44包含 电路板80和多个探针45,其中电路板80包含第一区域82、第二区域84、 第三区域86和第四区域88，以及设置在该电路板中心的开口 90，由开口 90 处可看到电连结至电路板80的探针45,其中在第一区域82的电路板80的 上表面设有多个第一测试接点92,第二区域84的电路板80的上表面设有多 个第二测试接点94，第三区域86的电路板80的上表面设有多个第三测试接 点96,第四区域88的电路板80的上表面设有多个第四测试接点88 ，上述 这些测试接点在后续的晶片测试时，将接入外接电缆，以提供电路板80和 测试器之间的电连结。
请同时参阅图5，在电路板80内另于上述区域，分别设置对应于单排的 结合焊垫的电路布线图样，例如在第一区域82中，设置对应于第一排结合 焊垫62的第一电路布线图样(图6中以点状标示)，在第二区域84中，设置 对应于单排结合焊垫的电路布线图样，其与第一区域82中设置的对应于单 排结合焊垫的电路布线图样不同，例如第二排结合焊垫64的第二电路布线 图样(第6图中以白色标示)，反之，若第一区域82中，设置对应于第二排结 合焊垫64的第二电路布线图样，则第二区域84中设置对应于第一排结合焊 垫62的第一电路布线图样；同样地，在第三区域86中设置对应于第一排结 合焊垫62的第一电路布线图样(以点状标示)，在第四区域88中设置对应于 第二排结合焊垫64的第二电路布线图样(以白色标示)，反之，若第三区域 86中，设置对应于第二排结合焊垫64的第二电路布线图样，则第四区域88 中设置对应于第一排结合焊垫62的第一电路布线图样，值得注意的是本 发明的特征在于第一区域82中的第一电路布线图样和第三区域86中的第一电路布线图样都是对应于同一排的结合焊垫，例如第一排结合焊垫62,第 二区域84中的第二电路布线图样和第四区域88中的第二电路布线图样，都 是对应于同一排的结合焊垫，例如第二排结合焊垫64。此外，根据本发明 的另一优选实施例，第一区域82中的布线图样也可以和第三区域86中的布 线图样不同，只要第一区域82中的布线图样和第三区域86中的布线图样都 是对应于同一排的结合焊垫即可；同样地，第二区域84中的布线图样也可 以和第四区域88中的布线图样不同，只要第二区域84中的布线图样和第四 区域88中的布线图样都是对应于不同于第一区域82中的布线图样所对应的 结合焊垫，且第二区域84中的布线图样和第四区域88中的布线图样必须对 应于同一排结合焊垫即可。
值得注意的是虽然图6中所显示的探针为上排出针型，但前述的电路 板80可以同时适用于上排出针、下排出针、双排出针的测试，只要将探针 与电路板80的连接方式依据需要设置成上排出针、下排出针、双排出针即 可，也就是说根据本发明的优选实施例，不论是上排出针、下排出针、双排 出针的探针卡，其皆是使用电路板80。这样，可以节省电路设计的成本并且 可以维持测试质量稳定。
排出针、双排出针的测试。
如图7显示以探针卡44进行上排出针测试。请同时参阅图3、图5和图 7，进行上排出针测试时，将电缆48连接至第一测试接点92和第二测试接 点94,此时，管芯60上的区域66、 68将会被探针遮住，而区域70则可使 用微型探针测错。
如图8显示以探针卡104进行下排出针测试。探针卡104和探针卡44 的结构相同，都具有电路板80,不同的是，探针卡104的探针105为下排出 针型。请同时参阅图3、图5和图8，进行下排出针测试时，将电缆48连接 至第三测试接点96和第四测试接点98，此时，管芯60上的区域68、 70将 会被探针遮住，而区域66则可使用微型探针测错。
如图9显示以探针卡114进行双排出针测试。探针卡114和探针卡44 的结构相同，都具有电路板80,不同的是，探针卡114的探针115为双排出 针型。请同时参阅图3、图5和图9，进行双排出针测试时，将电缆48连接 至第 一测试接点92和第四测试接点98,此时，管芯60上的区域66、 70将会被探针遮住，而区域68则可使用微型探针测错。
图IO显示以探针卡114进行双排出针测试的另一优选实施例。探针卡 114和探针卡44的结构相同，都具有电路板80,不同的是，探针卡114的 探针115为双排出针型。请同时参阅图3、图5和图10,进行双排出针测试 时，将电缆48连4妄至第二测试接点94和第三测试接点96,此时，管芯60 上的区域66、 70将会被探针遮住，而区域68则可使用微型探针测错。
综上所述，本发明的电路板80可以配合所需要的出针方式，制成上排 出针、下排出针、双排出针的探针卡，分別测试管芯的不同区域，其电路板 的设计成本较现有技术的电路板计设计成本低，而且也提供了较稳定的测试 结果。
以上所述仅为本发明的优选实施例，凡依本发明的权利要求所做的等同 变化与修改，都应属于本发明的涵盖范围。
权利要求
1. 一种探针卡，包含电路板，其中该电路板包含第一区域包含第一电路布线图样；第二区域包含第二电路布线图样；第三区域包含第三电路布线图样；第四区域包含第四电路布线图样，其中该第一区域、该第二区域、该第三区域和该第四区域依序成顺时针排列，其中该第一电路布线图样对应于该第三电路布线图样，该第二电路布线图样对应于该第四电路布线图样；多个测试接点分别设置在该第一区域、该第二区域、该第三区域和该第四区域内，这些测试接点可经由多条电缆，电连接至测试器；开孔设置在该电路板的中心；和多个探针，其中这些探针电连接至该电路板。
2. 如权利要求1所述的探针卡，其中这些探针为上排出针型。
3. 如权利要求1或2所述的探针卡，其中这些探针为下排出针型。
4. 如权利要求1所述的探针卡，其中这些探针为双排出针型。
5. 如权利要求1所述的探针卡，其中这些探针是通过设置在该电路板的 下表面的多个金属焊垫，电连接至该电路板。
6. 如权利要求1所述的探针卡，其中该第一电路布线图样与该第三电路 布线图样都对应于多个位于管芯上的第 一排结合焊垫。
7. 如权利要求6所述的探针卡，其中该第二电路布线图样与该第四电路 布线图样对应于多个位于该管芯上的第二排结合焊垫。
8. —种电^各板，包含 第一区域包含第一电路布线图样； 第二区域包含第二电路布线图样； 第三区域包含第三电路布线图样；第四区域包含第四电路布线图样，其中该第一区域、该第二区域、 该第三区域和该第四区域依序成顺时针排列，其中该第 一 电路布线图样和该 第三电路布线图样都对应于第一焊垫，该第二电路布线图样和该第四电路布 线图样都对应于第二焊垫；和开孔设置在该电路板的中心。
9. 如权利要求8所述的电路板，其中该第一焊垫为多个位于管芯上的第 一排结合焊垫。
10. 如权利要求9所述的电路板，其中该第二焊垫为多个位于该管芯上 的第二排结合焊垫。
全文摘要
本发明提供一种探针卡，其电路板依顺时针分为第一区域、第二区域、第三区域和第四区域，其中第一区域中的电路布线图样对应于第三区域中的电路布线图样，第二区域中的电路布线图样对应于第四区域中的电路布线图样，而第一区域和第二区域的电路布线图样不同。此电路板设计可以通用于上排出针、下排出针和双排出针的探针卡。
文档编号G01R1/073GK101452011SQ20071019676
公开日2009年6月10日 申请日期2007年12月6日 优先权日2007年12月6日
发明者吴顺科 申请人:南亚科技股份有限公司