管脚电路驱动器的利记博彩app

专利名称：管脚电路驱动器的利记博彩app
管脚电路驱动器技术领域本专利申请主要涉及一种用于驱动器件的管脚的电路系统，例如，自动测试设备(ATE)内使用的测试器。
技术背景自动测试设备(ATE)指通常由计算机驱动的用于测试诸如半导 体、电子电路和印刷电路板组件的器件的自动系统。ATE测试的器件 被称为被测器件(DUT)。ATE通常包括计算机系统和测试装置或者具有相应功能块的单个 装置。管脚电路通常是测试装置的一部分。管脚电路包括驱动器、比 较器和/或者用于测试DUT的有源负载功能块。该驱动器将测试信号送 到测试装置的管脚。ATE可以将不同类型是信号送到DUT。这些信号包括测试信号， 用于测试DUT;以及编程信号，例如，用于编程DUT上的EPROM(可 编程只读存储器)。特别是，测试信号和编程信号要求具有不同阻抗 的通道。更具体地说，编程信号通常要求具有较高的电压。这样，最 好，通过较低阻抗通道，驱动该编程信号。这样做是为了防止响应于 负载电流的变化而导致电压显著降低并确保较稳定电压。通过阻抗通 道驱动测试信号，配置该阻抗通道以匹配该DUT的阻抗，从而降低该 DUT的信号反射。用于驱动测试信号的阻抗通道通常具有较高的阻抗。发明内容本专利申请描述了包括计算机程序产品的方法和设备，其用于驱 动诸如自动测试设备(ATE)内使用的测试器的器件的管脚。一般地，根据一个方面，本发明涉及用于驱动装置的管脚的电路 系统。该电路系统包括第一电路通道，以第一阻抗终结；第二电路 通道，以第二阻抗终结，其中该第二阻抗小于该第一阻抗；以及选择 电路，用于控制该第二电路通道的运行。在该第二电路通道被配置为 不运行时，该第一电路通道被配置为输出多个第一电压信号之一。当 配置该第二电路通道运行时，该第二电路通道被配置为输出第二电压 信号，其中该第二电压信号大于该多个第一电压信号。该方面还可以 包括一个或者多个如下特征。该第一电路通道可以包括放大器，被配置为响应于输入电压信 号以产生输出电压信号，其中该输出电压信号包括该多个电压信号之 一；以及阻抗电路，用于产生该第一阻抗。该第二电路通道可以包括 电流供给器，被配置为输出电流；放大器，被配置为响应于输入电压 信号以产生输出信号；以及第一开关电路，位于该放大器与该电流供 给器之间，其中配置该第一开关电路以响应于控制信号而闭合。在该第一开关电路闭合时，该输出电流通过该第一开关电路和该第二阻抗， 以产生该第二电压信号的至少一部分。该第一开关电路可以包括第一 晶体管，而且该第二开关电路可以包括第二晶体管。该电流供给器可以包括限流电路系统。该限流电路系统被配置为 将该输出电流限制至预定最大电流。该限流电路系统可以包括感测 电阻器，被包括在该第二阻抗内；电路引线，被连接到该感测电阻器 的不同端，用于测量该感测电阻器两端的感测电压；以及放大器，被 配置为在该感测电压超过预定值时，使该输出电流停止。该第一阻抗 约为50Q，而该第二阻抗约为10Q。一般地，根据另一个方面，本发明涉及ATE，该ATE包括计算 机系统，被配置为将控制信号提供至测试装置；以及测试装置，被配 置为根据该控制信号来测试半导体器件。该测试装置包括管脚，用于对半导体器件提供电压；以及驱动器，被配置为将该电压驱动至该 管脚。该驱动器包括第一驱动电路，被配置为经由第一阻抗通道以 将测试信号提供至该半导体器件；以及第二驱动电路，被配置为经由 第二阻抗通道以将至少部分编程信号提供至该半导体器件。该编程信 号的电压高于该测试信号的电压，而且该第二阻抗通道的阻抗低于该 第一阻抗通道的阻抗。该方面还可以包括一个或者多个如下特征。该第一驱动电路可以包括放大器，被配置我响应于输入电压信 号以产生该测试信号，其中该测试信号包括多个电压信号之一；以及 阻抗电路，位于该第一阻抗通道上。该第二驱动电路可以包括电流 供给器，被配置为输出电流；放大器，被配置为响应于输入电压信号 以产生输出信号；以及第一开关电路，位于该放大器与该电流供给器 之间。配置该第一开关电路以响应于该控制信号而闭合。在该第一开 关电路闭合时，该输出电流通过该第一开关电路和该第二阻抗通道， 以产生该编程信号的至少一部分。该ATE还可以包括选择电路，被配置为选择该第一驱动电路和 该第二驱动电路中的至少之一。在该选择电路选择该第一驱动电路时， 该第二驱动电路保持激活，而该第一驱动电路工作以减小送到该半导 体器件的测试信号的源极阻抗。可以配置该选择电路，以提供控制信 号至该第二驱动电路，其中该控制信号控制该第二驱动电路的运行。 该第一开关电路包括第一晶体管，以控制该输出信号从而与该放大器 的输入信号相匹配。该电流供给器包括限流电路。配置该限流电路， 以将该输出电流限制至预定最大电流。该限流电路可以包括感测电 阻器，其被包括在该第二阻抗内；电路引线，被连接到该感测电阻器 的不同端，用于测量该感测电阻器两端的感测电压；以及放大器，被 配置为在当该感测电压超过预定值时，使该输出电流停止。该第一阻 抗通道具有约50 Q的阻抗，而该第二阻抗具有约10 Q的阻抗。一般地，根据另一个方面，本发明涉及一种用于驱动信号至输出管脚的设备，该设备包括第一驱动器，被配置为经由具有第一阻抗 的第一通道以将测试信号提供至该输出管脚；以及第二驱动器，被配 置为经由具有第二阻抗的第二通道以将至少部分编程信号提供至该器 件。该第二阻抗通阻抗小于该第一阻抗，而且该编程信号的电压高于 其它信号电平。该方面还可以包括一个或者多个如下特征。该第二驱动器可以包括电流源，被配置为提供电流；放大器， 被配置为响应于输入信号以产生输出电流；以及晶体管，被控制以将 输出电压电平设置为与送到该放大器的输入电压相匹配。响应于该输 出信号以驱动该晶体管导通，从而将来自集电极的电流提供至该晶体 管的发射极。电阻器，被连接到该发射极。该电流通过该电阻器流动 至该输出管脚。该设备还可以包括分流电路，配置该分流电路以接收 该输出信号，从而防止至少部分输出电流到达该晶体管的基极，该分 流电路适于响应于控制信号以使该第二驱动器失效。附图和下面的描述详细说明了一个或者多个例子。根据下面的描 述、附图以及权利要求书，本发明的其它特征、方面和优点显而易见。


图1是用于测试器件的ATE的方框图。图2是图1所示ATE内使用的测试器的方框图。图3是用于驱动输出电压的测试器的电路系统的示意图。在不同附图中相同的附图标记表示相同的单元。
具体实施方式
参考图1，用于测试诸如半导体器件的被测器件(DUT) 18的系 统10包括测试器12，例如自动测试设备(ATE)或者其它类似测试 装置。为了控制测试器12,系统IO包括通过硬件连接16与测试器12 进行接口连接的计算机系统14。通常，计算机系统14将命令送到开始 执行用于测试DUT 18的例程和功能的测试器12。这样执行测试例程可以起动产生测试信号并将该测试信号送到DUT18，然后，采集来自 该DUT的响应。系统IO可以测试各种类型的DUT。例如，DUT可以 是诸如集成电路(IC)芯片(例如，存储器芯片、微处理器、模数转换器、 数模转换器等)的半导体器件。为了提供测试信号并采集来自该DUT的响应信号，测试器12连 接到为DUT 18的内部电路系统提供接口的一个或者多个连接器管脚。 为了测试DUT，例如，64个或者128个(或者更多个)连接器管脚可 以与测试器12进行接口连接。为了说明问题，在该例中，半导体器件 测试器12通过硬件连接被连接到DUT 18的一个连接器管脚。导体20 (例如，电缆)连接到管脚22，而且它用于将测试信号(例如，PMU 测试信号、PE测试信号等)送到DUT18的内部电路系统。导体20还 感测出响应于通过半导体器件测试器12提供的测试信号的、管脚22 的信号。例如，可以响应于测试信号来感测管脚22的电压信号或者电 流信号，然后，通过导体20将它们送到测试器12，以进行分析。还可 以对包括在DUT18内的其它管脚进行这种单端口测试。例如，测试器 12可以将测试信号送到其它管脚，然后，采集通过导体(传送提供的 信号的导体)反射回的相关信号。通过采集该反射信号，可以特征化 该管脚的输入阻抗以及其它单端口测试量。在其它测试情况下，可以 通过导体20将数字信号送到管脚22，以将数字值存储在DUT 18上。 一进行了存储，就可以访问DUT18，以检索存储的数字值，然后，通 过导体20，将存储的数字值送到测试器12。然后，可以识别检索的数 字值，以确定DUT18上是否存储了正确值。除了进行单端口测量，还可以利用半导体器件测试器12进行双端 口测试。例如，可以使测试信号通过导体20进入管脚22，而且可以从 DUT 18的一个或者多个其它管脚采集响应信号。将该响应信号送到半 导体器件测试器12，以确定其它量，诸如增益响应、相位响应以及其 它吞吐测量量。还参考图2，为了发送并采集来自DUT (或者多个DUT)的多个 连接器管脚的测试信号，半导体器件测试器12包括可以与多个管脚通 信的接口卡24。例如，接口卡24可以将测试信号发送到例如32、 64 或者128个管脚，然后，采集相应响应。到管脚的每个通信链路通常 称为信道(channel)，而且通过将测试信号送到大量信道，因为可以 同时进行多个测试所以能够缩短测试时间。除了接口卡上具有许多信 道，通过在测试器12上包括多个接口卡，增加了信道的总数，从而进 一步縮短测试时间。在该例中，为了说明多个接口卡可以组装在测试 器12上，示出两个附加接口卡26和28。每个接口卡可以分别包括用于执行特定测试功能的专用集成电路 (IC)芯片(例如，专用集成电路(ASIC))。例如，接口卡24包括 用于进行参数测量单元(PMU)测试和管脚电路(PE)测试的IC芯片 30。 IC芯片30具有PMU级32，包括用于进行PMU测试的电路系 统；以及PE级34，包括用于进行PE测试的电路系统。此外，接口卡 26和28分别包括IC芯片36和38，该IC芯片36和38包括PMU和 PE电路系统。通常，PMU测试包括将DC电压或者电流信号送到DUT， 以确定诸如输入阻抗和输出阻抗、电流泄漏以及其它类型的DC性能特 征的量。PE测试包括将AC测试信号和波形发送到DUT (例如，DUT 18)以及采集响应，以进一步特征化该DUT的性能。例如，IC芯片 30可以发送(到该DUT)表示二进制值的矢量AC测试信号，以存储 在该DUT上。 一存储了这些二进制值，测试器12就访问该DUT，以 确定是否存储了正确二进制值。由于数字信号通常包括电压突变，与 PMU级32上的电路系统相比，IC芯片30的PE级34上的电路系统以 较高速度工作。为了将来自接口卡24的DC和AC测试信号和波形送到DUT 18， 导电迹线40将IC芯片30连接到接口板连接器42，该接口板连接器 42用于允许信号经过或者被阻断在接口板24。接口板连接器42还连 接到导体44,导体44连接到接口连接器46，其使得可以将信号传送到测试器12以及传送来自测试器12的信号。在该例中，导体20连接 到接口连接器46，以在测试器12与DUT 18的管脚22之间实现双向 信号传输。在某些布置中，可以利用接口装置将来自测试器12的一个 或者多个导体连接到DUT。例如，该DUT(例如，DUT18)可以安装 在器件接口板(DIB)上，以访问每个DUT管脚。在这种布置中，导 体20可以连接到DIB，以将测试信号送到该DUT的(各)正确管脚 (例如，管脚22)。在该例中，仅导电迹线40和导体44分别连接IC芯片30和接口 板24，以传送和采集信号。然而，IC芯片30 (以及IC芯片36和38) 通常具有多个分别与多个导电迹线和相应导体相连以(通过DIB)提供信号和从该DUT采集信号的管脚(例如，8个、16个等)。此外， 在某些布置中，测试器12可以连接到两个或者两个以上的DIB，以使 接口卡24、 26和28提供的信道与一个或者多个被测器件进行接口连 接。为了起动并控制通过接口卡24、 26和28进行的测试，测试器12 包括PMU控制电路系统48和PE控制电路系统50，该PMU控制电路 系统48和PE控制电路系统50提供用于产生测试信号并分析DUT响 应的测试参数(例如，测试信号电压电平、测试信号电流电平、数字 值等)。测试器12还包括计算机接口 52，其使计算机系统14控制通 过测试器12执行的操作而且还使数据(例如，测试参数、DUT响应等) 在测试器12与计算机系统14之间传输。图3是示出用于驱动信号到测试器12的管脚的驱动电路系统60 的电路图。该驱动电路系统可以是上面描述的多个接口卡24、 26和28 之一的一部分。驱动电路系统60包括第一驱动器61和第二驱动器62。 在该例中，利用第一驱动器61驱动测试信号到所述管脚。可以将该测 试信号送到该DUT，然后，作为响应，该DUT可以将信号送回测试器 12，之后，测试器12对该测试信号进行评估，以确定该DUT是否正常工作。第一驱动器61包括运算放大器(op-amp) 64和阻抗电路65。第 —驱动器61并不局限于使用运算放大器，它可以包括可以提供适当电 压的任意电路系统。在此，阻抗电路65是电阻器，但是，它可以是可 以产生阻抗的任意类型的电路系统。例如，阻抗电路65可以是电阻器、 晶体管和/或者其它电路系统的网络。阻抗电路65具有较高的阻抗。在该例中，阻抗电路65包括电阻约为46 Q的电阻器68。在该例 中，第一驱动器61限定的电路通道的目标终端阻抗约为50Q。剩余的 4 D来自该电路通道固有的阻抗。请注意，第一驱动器61并不局限于 使用50 Q的电路通道。可以调节该电路通道的阻抗，以与测试器12 内的DUT的阻抗匹配。配置该驱动器，以便编程3个电平Vm、 V仏和Vhh。代替于或者 在驱动高信号和低信号之外，还可以驱动其它类型的信号。在运行过 程中，VHH、 Vm或者V!l信号送到运算放大器64的正输入端66。选择 电路67选择Vffl/V仏输入端或者Vhh瑜入端(下面说明)。在图3中 将选择电路67示为开关。可以利用晶体管实现这些开关，例如，通过 将该晶体管的基极驱动到导通，使信号通过。除了晶体管之外，或者 代替晶体管，还可以利用其它电路元件实现选择电路67。为了驱动Vm或者Vm到管脚，第一驱动器61如下工作。外部信 源(未示出)将V识或者V^送到选择电路67。作为响应，选择电路 67使开关67a闭合，从而使Vm和V仏传送到运算放大器64的正输入 端66。从运算放大器64的输出端69到其负输入端70的反馈通道使运 算放大器64的输出信号或者稳定在Vffl (如果输入Vm)，或者稳定在 V仏(如果输入VIXj)。该信号通过阻抗电路65到达测试器12的相应输 出管脚(未示出)。编程电压Vhh高于V!h或者VIL，而且，例如，利用它可以通过该管脚编程该DUT上的EPROM或者其它器件。由于需要较高电压进行 编程，所以终端阻抗应该较低(以便在信号输出期间不产生大的压降)。 因此，配置第二驱动器62，以提供较低终端阻抗。在该例中，该终端 阻抗约为10 Q。该10Q包括电阻器74提供的5Q以及来自电路通道 75固有阻抗的剩余5Q。请注意，第二驱动器62并不局限于使用10 Q 终端阻抗。可以采用任意适当终端阻抗。此外，可以包括诸如一个或 者多个电容器的附加电路系统，以产生该终端阻抗。如果选择VHH，则两个驱动器61和62都是有源的。在该配置中， 驱动器61首先导通，使该管脚上的VHH通过50Q源极阻抗。每当50 Q 驱动器驱动VHH电平时，低阻抗驱动器(在该配置中为5Q)导通。然 而，设计该5Q驱动器，以便与50Q驱动器相比，在某种程度上具有 较短的导通时间。这样设计它，以便在请求V^电平或者V^电平时， 非常快速断开。这可以通过控制VHH驱动晶体管82的基极电阻器83 以及下拉晶体管79的基极电阻器81a的值进行控制，其中所述下拉晶 体管79有助于断开低阻抗驱动器。在某些情况下，为了正确实现定时 工作，需要附加小电容。第二驱动器62包括运算放大器76、第一开关电路77、第二开 关电路79以及电流供给电路80。在该实施例中，第一开关电路77和 第二开关电路79是晶体管，然而，代替晶体管或者除了晶体管之外， 还可以利用其它电路系统实现第一开关电路和第二开关电路。第二开关电路79用作分流电路(shunt circuit)，以将运算放大器76的输出 拉到地电平，从而使第二驱动器62失效。如上所述，在将第一驱动器 61配置为将V^或者V^信号送到输出管脚时，第二驱动器失效。通过 将输入端72连接到高电平信号，使第二驱动器62失效。对晶体管79a 的基极81施加该高电平信号，这样使晶体管79a导通。因此，通过晶 体管79a,将运算放大器76的输出电流或者其有效部分拉到地电平。 因此，开关电路77不被激活。即，没有对晶体管77a的基极82施加足以使晶体管77a导通的电流。这样防止通过电路通道75输出受控电压。在第二驱动器62被激活时，对晶体管79a的基极81施加低电平 信号，从而防止晶体管79a导通。因此，将运算放大器76的输出送到 第一开关电路77，在该例中，送到晶体管77a的基极82。该输出是对 该运算放大器的正输入端84施加的VHH输入电压和来自节点85的反 馈信号的函数。在对晶体管82的基极施加运算放大器76的输出时， 使晶体管77a导通。如图3所示，晶体管77a的源极86连接到电流供 给电路80。例如，电流供给电路80可以包括运算放大器和/或者其它 电路元件。在使晶体管77a导通时，来自电流供给电路80的电流通过 晶体管77a的源极-漏极通道和阻抗电路74。这样在管脚87产生输出电压。在提供适当电流时，该输出电压约为VHH。还为了防止DUT吸收过多电流而破坏驱动电路系统60，配置电 流供给电路80，以限制该输出电流。在该例中，限流电路系统测量电 阻器74两端的电压，而且如果该电压超过预定最大值，则停止从电流 供给电路80输出电流。可以配置电流供给电路80内的运算放大器， 以便如果在其输入电压(例如，电阻器74两端的电压)大于预定最 大值的情况下避免输出电流。可以经由计算机程序产品，即在信息载体中有形实施的计算机程 序来至少部分地实施ATE，所述信息载体例如通过数据处理设备执行 的或者通过控制数据处理设备的操作所执行的机读存储装置或者传播 信号，所述数据处理设备例如可编程处理器、计算机或者多计算机。 可以以包括组合语言或者解释语言的任意编程语言形式编写计算机程 序，而且可以以包括作为单独程序或者作为模块、部件、子例程或者 在计算环境下适合使用的其它单元的任意形式，使用该计算机程序。 采用计算机程序，以便通过一个计算机或者位于一个现场的或者分布 在多个现场并通过网络互连的多个计算机执行该计算机程序。用于执行一个或者多个计算机程序以执行该ATE的功能的一个或 者多个可编程处理器可以执行与实现该ATE相关的方法步骤。利用专 用逻辑电路系统，例如，FPGA (现场可编程门阵列)和/或者ASIC (专 用集成电路)，可以实现全部或者部分ATE。作为例子，适合执行计算机程序的处理器包括通用和专用微型处 理器以及任意类型数字计算机的任意一个或者多个处理器。通常，处 理器从只读存储器或者随机存取存贮器或者从它们二者接收指令和数 据。计算机单元包括用于执行指令的处理器和一个或者多个用于存储指令和数据的存储装置。该电路系统并不周限于在此描述的特定例子。例如，尽管该公开 描述了自动测试设备内的电路系统，但是在此描述的电路系统可以用 于任意下述电路环境，该电路环境需要高压管脚提供的电压高于管脚 驱动电路驱动器提供的电压。可以将在此描述的不同实施例的单元组合在一起，以形成上面没 有具体描述的其它实施例。在此没有具体描述的其它实施例也在下面的权利要求的范围内。
权利要求
1.一种用于驱动器件的管脚的电路系统，所述电路系统包括第一电路通道，以第一阻抗终结；第二电路通道，以第二阻抗终结，所述第二阻抗小于所述第一阻抗；以及选择电路，用于控制所述第二电路通道的运行；其中，当所述第二电路通道没有被配置为运行时，所述第一电路通道被配置为输出多个第一电压信号之一；以及其中，当所述第二电路通道被配置为运行时，所述第二电路通道被配置为输出第二电压信号，其中所述第二电压信号大于所述多个第一电压信号。
2. 根据权利要求l所述的电路系统，其中，所述第一电路通道包括放大器，被配置为响应于输入电压信号以产生输出电压信号，所 述输出电压信号包括所述多个电压信号之一；以及 阻抗电路，用于产生所述第一阻抗。
3. 根据权利要求1所述的电路系统，其中，所述第二电路通道包括电流供给器，被配置为输出电流；放大器，被配置为响应于输入电压信号以产生输出信号； 第一开关电路，位于所述放大器与所述电流供给器之间，所述第一开关电路被配置为响应于控制信号而闭合；其中，当所述第一开关电路闭合时，所述输出电流通过所述第一开关电路和所述第二阻抗以产生所述第二电压信号的至少一部分。
4. 根据权利要求3所述的电路系统，其中，所述第一开关电路包 括第一晶体管，以及所述第二开关电路包括第二晶体管。
5. 根据权利要求3所述的电路系统，其中，所述电流供给器包括 限流电路系统，所述限流电路系统被配置为将所述输出电流限制至预 定最大电流。
6. 根据权利要求5所述的电路系统，其中，所述限流电路系统包括感测电阻器，被包括在所述第二阻抗内；电路引线，被连接到所述感测电阻器的不同端，用于测量所述感 测电阻器两端的感测电压；以及放大器，被配置为当所述感测电压超过预定值时，使所述输出电 流停止。
7. 根据权利要求1所述的电路系统，其中，所述第一阻抗约为50 Q，以及所述第二阻抗约为IOQ。
8. —种自动测试设备(ATE )，包括计算机系统，被配置为将控制信号提供到测试装置；以及 测试装置，被配置为根据所述控制信号来测试半导体器件，所述 测试装置包括用于对所述半导体器件提供电压的管脚，所述测试装置 包括被配置为驱动所述电压至所述管脚的驱动器，其中，所述驱动器 包括-第一驱动电路，被配置为将测试信号经由第一阻抗通道提供至所 述半导体器件；以及第二驱动电路，被配置为将至少部分编程信号经由第二阻抗通道 提供至所述半导体器件，所述编程信号的电压高于所述测试信号的电 压，以及所述第二阻抗通道的阻抗低于所述第一阻抗通道的阻抗。
9. 根据权利要求8所述的ATE，其中，所述第一驱动电路包括 放大器，被配置为响应于输入电压信号来产生所述测试信号，所述测试信号包括多个电压信号之一；以及阻抗电路，位于所述第一阻抗通道上。
10. 根据权利要求8所述的ATE，其中，所述第二驱动电路包括 电流供给器，被配置为输出电流；放大器，被配置为响应于输入电压信号来产生输出信号； 第一开关电路，位于所述放大器与所述电流供给器之间，所述第一开关电路被配置为响应于所述控制信号而闭合；其中，当所述第一开关电路闭合时，所述输出电流通过所述第一开关电路和所述第二阻抗通道，以产生所述编程信号的至少一部分。
11. 根据权利要求IO所述的ATE，进一步包括选择电路，被配置为选择所述第一驱动电路和所述第二驱动电路 中的至少之一；其中，当所述选择电路选择所述第一驱动电路时，所述第二驱动 电路保持激活，而所述第一驱动电路工作以降低送到所述半导体器件 的测试信号的源极阻抗。
12. 根据权利要求11所述的ATE，其中，所述选择电路被配置为 提供控制信号至所述第二驱动电路，所述控制信号控制所述第二驱动 电路的运行。
13. 根据权利要求IO所述的ATE，其中，所述第一开关电路包括 第一晶体管，以控制所述输出信号从而与所述放大器的输入信号匹配。
14. 根据权利要求10所述的ATE，其中，所述电流供给器包括限 流电路，所述限流电路被配置为将所述输出电流限制至预定最大电流。
15. 根据权利要求14所述的ATE，其中，所述限流电路包括 感测电阻器，被包括在所述第二阻抗内；电路引线，被连接到所述感测电阻器的不同端，用于测量所述感 测电阻器两端的感测电压；以及放大器，被配置为当所述感测电压超过预定值时使所述输出电流 停止。
16. 根据权利要求8所述的ATE，其中，所述第一阻抗通道具有 约50 Q的阻抗，而所述第二阻抗通道具有约10 Q的阻抗。
17. —种用于将信号驱动至输出管脚的设备，所述设备包括 第一驱动器，被配置为经由具有第一阻抗的第一通道，以将测试信号提供至所述输出管脚；以及第二驱动器，被配置为经由具有第二阻抗的第二通道，以将至少 部分编程信号提供至所述器件，所述第二阻抗小于所述第一阻抗，以 及所述编程信号的电压高于其它信号电平。
18. 根据权利要求17所述的设备，其中，所述第二驱动器包括-电流源，被配置为提供电流；放大器，被配置为响应于输入信号以产生输出信号；晶体管，被控制以将输出电压电平设置为与送到所述放大器的输入电压相匹配，响应于所述输出信号以驱动所述晶体管导通，从而将来自集电极的电流送到所述晶体管的发射极；以及电阻器，被连接到所述发射极，所述电流通过所述电阻器流动至所述输出管脚。
19. 根据权利要求18所述的设备，进一步包括分流电路，所述分 流电路被配置为接收所述输出信号从而防止至少部分的输出电流到达 所述晶体管的基极，所述分流电路可响应于控制信号使所述第二驱动 器失效。
20. 根据权利要求18所述的设备，其中，所述第一阻抗约为50 a 而所述第二阻抗约为10 Q。
全文摘要
一种用于驱动器件的管脚的电路系统，包括第一电路通道，以第一阻抗终结；第二电路通道，以第二阻抗终结，其中该第二阻抗小于该第一阻抗；以及选择电路，用于控制该第二电路通道的运行。当该第二电路通道被配置为不运行时，该第一电路通道被配置为输出多个第一电压信号之一。当该第二电路通道被配置为运行时，该第二电路通道被配置为输出第二电压信号。该二电压信号大于该多个第一电压信号。
文档编号G01R31/319GK101278204SQ200680036143
公开日2008年10月1日 申请日期2006年9月26日 优先权日2005年9月28日
发明者罗纳德·A·萨特斯奇夫 申请人:泰瑞达公司