专利名称：测试仪同测方法
技术领域：
本发明涉及一种集成电路测试方法,特别是指一种测试仪同测方法。
技术背景在半导体测试行业，现有的逻辑测试设备一般同测数量都固定而且比较少， 一般逻辑测试仪只能对2到4个芯片可以同时进行测试，而且由于 采用系统默认的同测方法，各个芯片的测试向量必定完全相同，测试不够 灵活。测试系统，由测试向量有两大部分产生，即算法矢量发生器(ALPG) 和顺序矢量发生器(SQPG)。在编写测试程序时只要针对一个芯片对上述 两个发生器编写测试矢量，由两个发生器共同产生逻辑值输到帧处理器产 生测试图形。当需要进行同测时只要告诉系统几同测，无需另外特别编程， 系统就可以在指定的测试通道上进行2到4同测。但是，此技术缺点是同 测数不多，测试向量不灵活。因此，在此技术领域中，需要一种测试仪同测方法，提高同测数量， 并可根据需要任意调整同测量。发明内容本发明要解决的技术问题是提供一种测试仪同测方法，它可以提高同 侧数量，并且可根据需要任意调整同测量。为解决上述技术问题，本发明测试仪同测方法，第一步错误处理程
序，设定多个芯片同测作为一个芯片进行测试；第二步算法矢量发生器， 将产生的一个信号通过可编程数据选择器分配到多个芯片的测试通道;第 三步顺序矢量发生器，通过设定程序将一个芯片的测试向量扩展到多个 芯片的测试通道；第四步获得所有测试通道的测试结果，所述测试通道 根据不同通道地址进行分组，根据所述通道分组的结果判断各个芯片合格 与否。本发明打破原有高级逻辑测试仪同测数量过少的限制，使原来只有2 同测的逻辑测试仪同测数量可提高到64同测，而且根据需要可以任意调整 同测数量，同时，充分发挥高级逻辑测试仪测试通道多，测试精度高，测 试频率高的优势。另外，对每一个芯片的测试可以控制到每个测试通道输出的向量不 同，比较灵活便捷。
下面结合附图与具体实施方式
对本发明作进一步详细的说明。附图是本发明测试仪同测连接示意图。
具体实施方式
当测试频率较高的产品， 一般低端的测试仪无法实现，同时，产品又有复杂的逻辑功能测试必须需要强大的SQPG测试功能，这时同测数量较多的存储器测试仪也无法胜任，因此，必须使用一些高端的逻辑测试仪，但此类逻辑测试仪一般同测数比较少，只有2到4同测。通过本发明可实现对此类产品进行更多数量芯片同时测试，其方法如下
第一步首先，需要对错误处理程序进行修改，将需要同测的所有芯 片当做一个芯片进行测试，经过测试可直接获得所有测试通道的测试结果， 只要所有同测芯片的管脚不超过测试仪总的测试通道数，可尽可能多地增 加同测数量。第二步对测试向量中需要由ALPG产生的测试通道，通过PDS (可编程数据选择器)链接功能将ALPG产生的逻辑值连接到多个芯片的测试 通道上，实现ALPG的多芯片同测。如附图所示，PDS将ALPG产生的一个 信号分配到两个芯片的测试通道上。第三步对测试向量中需要由SQPG (顺序向量发生器)产生的测试 通道，通过软件将原来一个芯片的测试向量扩展到多个芯片测试通道，如 附图所示，SQPG直接产生两个芯片的测试信号分别连接到相应的测试通 道上。然后将所有通道按一个芯片的发生进行定义。第四步对所有通道根据不同的通道地址进行分组，根据不同组中测 试通道的测试结果来判断各个芯片合格与不合格。
权利要求
1、一种测试仪同测方法，其特征在于第一步错误处理程序，设定多个芯片同测作为一个芯片进行测试；第二步算法矢量发生器，将产生的一个信号通过可编程数据选择器分配到多个芯片的测试通道；第三步顺序矢量发生器，通过设定程序将一个芯片的测试向量扩展到多个芯片的测试通道；第四步获得所有测试通道的测试结果，所述测试通道根据不同通道地址进行分组，根据所述通道分组的结果判断各个芯片合格与否。
全文摘要
本发明公开了一种测试仪同测方法，第一步错误处理程序，设定多个芯片同测作为一个芯片进行测试；第二步算法矢量发生器，将产生的一个信号通过可编程数据选择器分配到多个芯片的测试通道；第三步顺序矢量发生器，通过设定程序将一个芯片的测试向量扩展到多个芯片的测试通道；第四步获得所有测试通道的测试结果，所述测试通道根据不同通道地址进行分组，根据所述通道分组的结果判断各个芯片合格与否。本发明可以提高同侧数量，并且可根据需要任意调整同测量。
文档编号G01R31/28GK101165502SQ200610117249
公开日2008年4月23日 申请日期2006年10月18日 优先权日2006年10月18日
发明者武建宏, 黄海华 申请人:上海华虹Nec电子有限公司