专利名称：电子电路的利记博彩app
技术领域：
本发明涉及电子电路领域，并且尤其涉及包括基于锁存器的流水
线(pipeline)的电子电路的测试.
背景技术：
许多常规的微处理器采用"流水线"来增加并行性以及性能，也 就是说，在微处理器中的指令执行包括几个独立的步骤的地方，可在 微处理器中形成单独的单元来执行每个步骤，当一个单元完成指令执 行时，其被传输到"流水线"中的下一个单元，并且以下一个指令开 始工作。因此，尽管所要执行的全部指令所要求的时间长度保持与无 流水线系统相同，但由于下一个指令仅在一个单元之后执行，因此整 个结果是提高了微处理器的性能.
在异步处理器中，通常采用锁存器来实现流水线级.为了可以对 异步微处理器进行测试，通常将笫二层锁存器添加到每个流水线级 上。这些锁存器与原始锁存器进行组合以形成主-从对，这些主-从对 然后交替计时以测试微处理器电路。然而，需要形成主-从对的附加 层的锁存器增加了实现微处理器设计所要求的硅面积.此外，所添加 的锁存器通常是可扫描锁存器，其使得值可以被扫描以用于测试目 的。这些可扫描锁存器要求比正常锁存器更多的硅面积.
添加附加层锁存器的另一个缺陷是，当微处理器未以测试模式运 行时，数据仍然不得不通过每级中的两个锁存器，这样就增加了数据 路径的等待时间以及处理器的功耗.
防止使用附加层锁存器的一种途径是使用一个流水线级的锁存器 与下一级的锁存器组合来形成所要求的主-从对.然而，在本发明时， 不存在一种实现该功能的自动方式，设计者们不得不手动检测设计， 以确定哪些锁存器进行组合.此外，在许多情况下，不能使用这种方 法，并且设计者们仍然必须添加附加层的锁存器，以使得处理器可以 被测试。
因此，需要一种克服这些缺陷的可测试的基于锁存器的微处理器。
发明内容
根据本发明的笫一方面，提供一种电子电路，包括第一和笫二组
合式逻辑块；以及位于该组合式逻辑块之间的锁存器；其中该电子电 路适合于工作在锁存器响应使能信号打开和关闭的正常模式以及锁存 器保持打开的测试模式.
根据本发明的另一方面，提供一种运行电子电路的方法，该电子 电路包括第一和第二组合式逻辑块以及位于这些逻辑块之间的锁存 器，该方法包括将电子电路工作在锁存器响应使能信号打开和关闭的 正常模式以及锁存器保持打开的测试模式。
为了更好地理解本发明，并且为了更清楚地示出其如何产生效 果，现在以实施例的方式参考下面的附困，其中
图l示出了根据本发明的正常模式中的微处理器流水线；
图2示出了根据本发明的测试模式中的微处理器流水线；以及
图3示出了根据本发明的流水线锁存器控制器的一种实现方式，
具体实施例方式
尽管下面本发明将参考异步微处理器中的流水线进行描述，但是 应该清楚，本发明可应用于具有流水线的任何类型的电子电路.
图1示出了根据本发明的微处理器流水线.在这个示出的实施例 中，微处理器流水线2包括三个锁存器或者寄存器4， 6和8,第一组 合式逻辑流水线级CL1位于笫一锁存器4和笫二锁存器6之间，笫二 组合式逻辑流水线级CL2位于第二锁存器6和第三锁存器8之间.
像常规的那样，每个锁存器4， 6和8具有各自的使能信号Enl， En2或En3，其决定该锁存器的工作模式.当启动锁存器(例如，使 能信号为高)时，锁存器的输出与锁存器的输入相同，称锁存器是透 明的(transparent)或者打开的.当锁存器被禁止或者关闭(例如， 使能信号为低)时，锁存器保持其输入端上的最终值.
在正常工作模式中，第一锁存器4存储在其输入端上接收的数据Din，并且使该数据通过笫一组合式逻辑流水线级CL1。第一组合式逻 辑流水线级的输出提供第二锁存器6的输入.第二锁存器6存储该输 出，并且使其通过第二组合式逻辑流水线级CL2.第二组合式逻辑流 水线级的输出通过第三锁存器8提供流水线2的输出Dout.
按照惯例，为了测试该流水线，必须扫描值到第一和笫二锁存器 中，从而分别测试笫一和第二组合式逻辑块CL1和CL2,
然而，根据本发明，微处理器流水线2具备测试模式，其中可将 流水线的组合式逻辑级作为单个组合式逻辑块进行测试.当工作在测 试模式时，中间的流水线锁存器保持透明或者打开.结果是，第一级 锁存器可被计时，从而将新的指令插入到微处理器中，并且该指令通 过其他流水线级进行传播.因此，可测试该流水线，就像它是单个组 合式逻辑块一样，不必扫描值到中间锁存器中以单独测试这些组合式 逻辑块。
为了可以测试根据本发明的流水线，提供锁存器控制电路来控制 中间锁存器的工作。中间锁存器是位于两个组合式逻辑级之间的那些 锁存器。
因此，在图l所示的流水线中，当第二锁存器6位于笫一和笫二 组合式逻辑块级CL1和CL2之间时它是中间锁存器.提供锁存器控制 电路10来控制第二锁存器6的工作.销存器控制器10接收测试-模 式信号以及其各个使能信号En2.
当流水线2工作在正常模式时，锁存器6的工作模式(即，透明 或者保持最终值)受使能信号En2控制.然而，如困2所示，当流水 线2工作在测试模式时，锁存器控制器10不考虑使能信号En2，控制 锁存器6使得它是透明的.第二锁存器6透明表示在第一锁存器4上 插入到流水线2中的数据将通过流水线2，就像第一和第二组合式逻 辑流水线级CL1和CL2是单个组合式逻辑块(合成CL)似的.然后将 单个组合式逻辑块的输出锁存在用于观察的笫三级8中.
注意，实际的微处理器流水线可包括两个以上的组合式逻辑流水 线级。根据本发明，此时，将存在一个以上的中间锁存器，这些中间 锁存器中的每个锁存器具有锁存器控制器，在测试模式中，每个中间 锁存器可这样进行控制数据通过组合式逻辑流水线级进行传播，就 像它们形成单个逻辑块似的.我们已经知道将其中 一个或多个中间锁存器保持打开或者透明的
流水线2被称作为减少的流水线。
流水线锁存器控制电路的一种实现方式在图3中示出.锁存器控 制电路10确定锁存器6的工作模式，尤其是，锁存器控制电路10使 第二锁存器6在正常锁存模式(其中锁存器6受使能信号En2控制) 以及其中第二锁存器6保持透明的减少模式之间切换.
在该闺中，将使能信号的高电平值翻译成锁存器6变为透明的. 然而，将这种控制电路使用到相反的情况下，其中使能信号的低电平 值使得锁存器透明，对本领域的技术人员也是显而易见的。
在锁存器控制电路10中，测试(减少)模式和正常模式之间的 切换由测试-模式信号确定.该测试-模式信号控制多路复用器12的 操作，多路复用器12将使能信号En2和电源电压信号VDD作为其输 入。
如果微处理器2进入到测试模式，多路复用器12将受测试一模式 信号控制，使得VDD信号控制锁存器6的工作.因此，锁存器6将被 迫进入到透明状态，而不管使能信号En2的值.当不需要测试模式时， 测试-模式信号控制多路复用器12，这样使得使能信号通过锁存器6.
注意，在图3中示出的上述锁存器控制电路是示意性的，仅仅是 可用于实现本发明的许多可能锁存器控制电路中的一种.许多可替换 类型的锁存器控制电路对于本领域技术人员来说是显而易见的.
因此，具有这种控制器的锁存器可被切换到透明模式，而系统中 的其他锁存器将响应使能信号保持正常地锁存.
为了测试中间锁存器本身(与组合式逻辑级相对)，可采用直接 的功能性测试。
通过采用上述流水线，不必使用第二层锁存器来形成测试流水线 的主-从锁存器对，因此减少了微处理器所需要的硅面积.此外，当 微处理器运行在正常模式时，数据仅通过单个锁存器而不是两个(即， 主-从锁存器对)，因此，减小了数据路径的等待时间，同时，减小 了芯片的功耗.
因此，提供了一种可测试的基于锁存器的微处理器，其克服了与 现有技术的微处理器相关的缺陷.
应该注意，上述实施例示出了本发明，而不是限制了本发明，本领域的技术人员可以设计出不脱离所附权利要求范围的许多可替换实 施例。单词"包括"并不排除权利要求所列出的那些元件或步骤以外 的元件或步骤的存在.
权利要求
1. 一种电子电路，包括第一和第二组合式逻辑块；以及位于这些组合式逻辑块之间的锁存器；其中该电子电路适合于工作在锁存器响应使能信号打开和关闭的正常模式以及锁存器保持打开的测试模式。
2. 如权利要求l所述的电子电路，还包括连接到锁存器的锁存器控制电路，该锁存器控制电路适合于当电子电路处于正常模式时用 使能信号控制锁存器，并且当电子电路处于测试模式时保持锁存器打开。
3. 如权利要求2所述的电子电路，其中锁存器控制电路接收表 示电子电路工作模式的信号.
4. 如权利要求1到3中的一个权利要求所述的电子电路，还包 括当电子电路处于测试模式时将测试数据插入到笫 一组合式逻辑块中 的装置；该测试数据由就像它们是单个组合式逻辑块的第一和第二组 合式逻辑块进行处理。
5. 如权利要求4所述的电子电路，还包括当电子电路处于测试 模式时从第二组合式逻辑块读取所处理的测试数据的装置.
6. —种运行电子电路的方法，该电子电路包括第一和第二组合 式逻辑块以及位于这些逻辑块之间的锁存器，该方法包括使电子电路工作在锁存器响应使能信号打开和关闭的正常模式， 以及锁存器保持打开的测试模式.
7. 如权利要求6所述的方法，还包括步骤当电子电路处于测试模式时将测试数据插入到第一组合式逻辑块 中；以及从第二组合式逻辑块检索所处理的测试数据；其中该测试数据由就像它们是单个组合式逻辑块的第一和第二组 合式逻辑块进行处理。
全文摘要
提供一种电子电路，包括第一和第二组合式逻辑块以及位于该组合式逻辑块之间的锁存器；其中该电子电路适合于工作在锁存器响应使能信号打开和关闭的正常模式以及锁存器保持打开的测试模式。
文档编号G01R31/3185GK101421632SQ200580007477
公开日2009年4月29日 申请日期2005年2月24日 优先权日2004年3月10日
发明者A·J·宾克, M·N·O·德克莱克 申请人:皇家飞利浦电子股份有限公司