专利名称：同步通讯芯片并行测试的方法
技术领域：
本发明涉及一种大规模集成电路同步通讯芯片的测试方法，特别是涉及一种同步通讯芯片实现多芯片并行测试的方法。
背景技术：
对于现有的测试系统，即使能够进行多个同步通讯芯片同测，对每个被测器件(DUT，device under test)所使用的测试向量也是完全一致的(如图1)。当需要对不同的被测器件运用不同的测试向量，或者对每个被测器件写入不同的数据时，由于现有测试仪的设计规格及现有测试技术的限制，无法实现同时对多个芯片进行不同的测试向量的测试。
发明内容
本发明要解决的技术问题是提供一种同步通讯芯片并行测试的方法，它可以对同步通讯芯片实现多个芯片同时进行不同测试向量的测试，缩短芯片的测试时间，降低芯片的测试成本。
为解决上述技术问题，本发明同步通讯芯片并行测试的方法是采用如下技术方案实现的，先对所有被测器件不同的测试向量按时钟周期进行分割存储到测试仪的内存中，再将所有存储数据根据时钟周期并行输出，从而得到多个被测元件多种测试向量的并行测试，并同时对其进行合格/故障判断。
采用本发明的方法可以明显缩短芯片的测试时间。例如采用一般的测试仪只能对16个芯片使用相同的测试向量进行同时测试。若每个芯片所需的测试向量不同，那么就需要测试16次。而采用16个不同测试向量同测之后，测试效率达到了单个依次测试不同向量的16倍左右，这也意味着对一枚多产品芯片的测试时间缩短了约93％左右，极大的降低了芯片的测试成本。
下面结合附图与具体实施方式
对本发明作进一步详细的说明图1是按现有方法同测时各个被测元件使用的测试向量示意图；图2是按本发明的方法可实现多向量并行同测的示意图；图3是按本发明的方法多个测试向量数据分割存储示意图；图4是按本发明的方法多个测试向量并行输出测试示意图。
具体实施例方式
本发明同步通讯芯片并行测试的方法，首先对所有被测元件不同的测试向量按时钟周期进行分割存储到测试仪的内存中，再将所有存储数据根据时钟周期并行输出，从而得到多个被测元件多种测试向量的并行测试，并同时对其进行合格/故障判断。实现对同步通讯芯片的多芯片同时进行不同测试向量的测试(参见图2)。
所述分割存储的过程是通过测试仪对探针台通讯取到每次同测时第一个DUT的坐标，然后根据同测时各个DUT的相对位置，能够计算出每次同测时每个DUT的具体坐标。接着根据每个DUT的具体坐标，选用不同的测试向量。最后对所选的测试向量进行实时按最小周期分割，将各个测试向量分割出的数据组成一个字节，然后将这一数据存入测试仪的DBM(data buffer memory数据缓冲存储器)，以此类推，将所有的测试向量都分割转换按顺序地址存入DBM。在测试时按时钟信号，依次读出DBM中的数据并行输出，以此来实现同测时使用多种向量的测试。
图3示出了所述分割存储的过程首先是对多个被测器件所需使用的测试向量根据最小周期进行数据分割。然后，将分割好的数据按地址存储到测试仪的内存中。
如图4所示，根据时钟信号将测试仪内存中的数据按地址依次读出，数据的每一位作为每个被测器件的输入信号。以此来实现多个被测器件使用多种测试向量的同时并行测试。
测试对象是同步通讯芯片；并行测试的个数可以为4个/8个、16个/32个，例如，可以对多达16个SIM(subscriber identification module用户识别模块)卡或者其他同步通信的CPU卡进行同时测试。
本发明采用了对所有的I/O端子(芯片输入输出端子)进行独立的输出测试向量的方式，将多种芯片的测试向量重新组合同时输出。因此，它可以对同一片硅片上多种芯片，或同种芯片多种输入内容进行并行测试。并且采用了系列化的生产方式，即对同类不同系列的产品，测试程序具有很高的移植性。所述的测试向量采用了平台化的生产方式，即可以根据不同的指令自动产生标准的专用测试向量。例如对某种系列产品可以对一些通用的操作做成标准专用测试子向量，在测试时根据芯片的位置以及不同的指令自动调用相应的测试子向量。
本发明可以缩短芯片的测试时间，降低芯片的测试成本，最大限度的实现对同步通讯芯片的多个芯片多种测试向量同时进行测试。
权利要求
1.一种同步通讯芯片并行测试的方法，其特征在于先对所有被测元件不同的测试向量按时钟周期进行分割存储到测试仪的内存中，再将所有存储数据根据时钟周期并行输出，从而得到多个被测元件多种测试向量的并行测试，并同时对其进行合格/故障判断。
2.如权利要求1所述的同步通讯芯片并行测试的方法，其特征在于并行测试的芯片为4个、8个、16个或32个。
3.如权利要求1所述的同步通讯芯片并行测试的方法，其特征在于所述的测试向量可以根据不同的指令自动产生标准的专用测试向量。
4.如权利要求1至3中任何一项所述的同步通讯芯片并行测试的方法，其特征在于所述分割存储的过程是测试仪对探针台通讯取到每次同测时第一个DUT的坐标，然后根据同测时各个DUT的相对位置，计算出每次同测时每个DUT的具体坐标；接着根据每个DUT的具体坐标，选用不同的测试向量；最后对所选的测试向量进行实时按最小周期分割，将各个测试向量分割出的数据组成一个字节，然后将这一数据存入测试仪的DBM中，以此类推，将所有的测试向量都分割转换按顺序地址存入DBM。
5.如权利要求1至3中任何一项所述的同步通讯芯片并行测试的方法，其特征在于所述按时钟周期并行输出，是指按时钟周期依次读出DBM中的数据并行输出，数据的每一位作为每个被测元件的输入信号。
全文摘要
本发明公开了一种同步通讯芯片并行测试的方法，先对所有被测元件不同的测试向量按时钟周期进行分割存储到测试仪的内存中，再将所有存储数据根据时钟周期并行输出，从而得到多个被测元件多种测试向量的并行测试，并同时对其进行合格/故障判断。本发明可以缩短芯片的测试时间，降低芯片的测试成本，最大限度的实现对同步通讯芯片的多个芯片多种测试向量同时进行测试。
文档编号G01R31/3183GK1979201SQ20051011129
公开日2007年6月13日 申请日期2005年12月8日 优先权日2005年12月8日
发明者武建宏 申请人:上海华虹Nec电子有限公司