专利名称：同步通讯芯片进行多芯片并行测试的方法
技术领域：
本发明涉及一种大规模集成电路测试方法，特别是涉及一种同步通讯芯片进行多芯片并行测试的方法。
背景技术：
随着大规模集成电路的发展，电路越来越复杂，所需要的测试时间也就越来越长，为了节省测试时间必须提高多芯片(即被测器件)并行测试的同测数。然而，现有的测试仪的测试通道数(I/O口)有限，使得多芯片并行测试的同测数受到限制，并不能无限提高同测数。这样对提高测试效率形成了一个瓶颈。
发明内容
本发明要解决的技术问题是提供一种同步通讯芯片进行多芯片并行测试的方法，它可实现单个芯片测试通道对多芯片并行测试，提高多芯片并行测试的同测数量，提高测试效率，降低测试时间和成本。
为解决上述技术问题，本发明同步通讯芯片进行多芯片并行测试的方法，首先，将双向移位寄存器连接到测试仪的一个测试通道上，将测试仪的一个测试通道上的数据，通过串转并的方法输入到所有被测器件上；然后，通过移位寄存器将多个被测器件上输出的数据通过并转串的方法输入到测试仪的一个测试通道上；最后通过测试仪对读入的数据进行数据处理得到各个被测器件的合格/故障结果。
采用本发明的方法可以明显缩短芯片的测试时间。例如采用一般的测试仪只能对16个芯片进行同时测试。而采用本发明的方法后16个芯片同测可以进一步拓展到64个芯片同测，测试效率达到了16个芯片同测的3～4倍左右，这也意味着一枚芯片的测试时间缩短了约70％左右，极大的降低了芯片的测试成本。
下面结合附图与具体实施方式
对本发明作进一步详细的说明附图是采用本发明的方法进行同测的示意图。
具体实施例方式
本发明同步通讯芯片进行多芯片并行测试的方法，对同步通讯芯片实现单个芯片测试通道对多芯片进行并行测试，它可以最大限度的实现对同步通讯芯片的多个芯片同时进行测试。
本发明通过在测试仪原来单个芯片测试通道(I/O口)上加装一个四位双向输入输出移位寄存器，将测试仪的一个测试通道上的数据，通过串转并的方法输入到探针卡上的多个探针上，然后将数据输入到所有被测器件上。同样，通过移位寄存器将多个被测器件上输出的数据通过并转串的方法输入到测试仪的一个测试通道上。具体过程是，利用数据建立时间在I/O口上依次输出并行测试的数据，在时钟上升沿前(即数据有效前)将各个数据并行输出。
在被测器件输出信号时，先将移位寄存器设置为输入状态，将各个被测器件的PAD(PAD是芯片上各输入输出端口上的一块铝的薄片，测试时探针将扎在上面，封装时用于连接外部引脚)信号通过移位寄存器依次输入到测试仪的一个I/O口中。在测试仪I/O口上将输入信号依次写入测试仪的ECR(ERROR CATCH RAM错误捕捉存储器)上，通过对ECR上数据进行处理实现对移位寄存器上对应的四个被测器件进行合格/故障的判断。
附图所示的是采用本发明的方法进行多芯片同测的一个实施例，将双向移位寄存器做在探针卡上供一种产品使用，可以对原来一个测试通道的测试资源进行扩展，使原来两个测试通道只能进行两个芯片的同测。经过增加移位寄存器可以进行8个芯片的同测，甚至在频率与测试时间允许的情况下还可以进一步通过增加芯片的同测数。
在测试过程中，通过测试仪在数据有效时间前先将数据进行左移，将需要输入到各个DUT(被测器件)上的数据移到各个DUT上。然后，通过时钟信号使被测器件处于输入状态，使移位寄存器上的数据输入到被测芯片上，以此来实现用一个测试通道对多个被测器件的PATTERN(测试向量)输入测试。
在芯片处于输出状态时，先使移位寄存器处于并行输入状态，将多个被测器件的输出输入到移位寄存器上。然后，在芯片下个周期到来前将寄存器上的数据进行右移，实现用一个测试通道对多个被测器件芯片数据的采集。
最后，将输入的数据存入测试仪的ECR中，横向连续存储。横向的宽度为同一测试通道上的同测数。在判断被测器件合格/故障时只要通过纵向依次读取数据与效验基准值比较，就可以判断当前纵向这列被测芯片的合格/故障结果。
双向移位寄存器可以做在探针卡上供一种产品使用，也可以做成测试接口板供多种产品使用。
权利要求
1.一种同步通讯芯片进行多芯片并行测试的方法，其特征在于首先，将双向移位寄存器连接到测试仪的一个测试通道上，将测试仪的一个测试通道上的数据，通过串转并的方法输入到所有被测器件上；然后，通过移位寄存器将多个被测器件上输出的数据通过并转串的方法输入到测试仪的一个测试通道上；最后通过测试仪对读入的数据进行数据处理得到各个被测器件的合格/故障结果。
2.如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于双向移位寄存器可以做在探针卡上供一种产品使用，或者做成测试接口板供多种产品使用。
3.如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于所述串转并的方法是将测试仪的一个测试通道上的数据，输入到探针卡上的多个探针上，然后将数据输入到所有被测器件上。
4.如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于所述并转串的方法是，利用数据建立时间在测试仪的I/O口上依次输出并行测试的数据，在时钟上升沿前将各个数据并行输出。
5.如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于在被测器件输出信号时，先将移位寄存器设置为输入状态，将各个被测器件的PAD信号通过移位寄存器依次输入到测试仪的一个测试通道中；在测试仪测试通道上将输入信号依次写入测试仪的ECR上，通过对ECR上数据进行处理，实现对移位寄存器上对应的被测器件合格/故障的判断。
6.如权利要求1至5中任何一项所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于在测试过程中，通过测试仪在数据有效时间前先将数据进行左移，将需要输入到各个被测器件上的数据移到各个被测器件上，然后，通过时钟信号使被测器件处于输入状态，使移位寄存器上的数据输入到被测器件上，以此来实现用一个测试通道对多个被测器件的测试向量输入测试。
7.如权利要求1至5中任何一项所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于在被测器件处于输出状态时，先使移位寄存器处于并行输入状态，将多个被测器件的输出输入到移位寄存器上。然后，在被测器件下个周期到来前将移位寄存器上的数据进行右移，实现用一个测试通道对多个被测器件数据的采集。
8.如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于输入到测试仪的数据存入测试仪的ECR中，横向连续存储；横向的宽度为同一测试通道上的同测数；在判断被测器件合格/故障时只要通过纵向依次读取数据与效验基准值比较，就可以判断当前纵向这列被测器件的合格/故障结果。
9.如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于测试仪的一个测试通道可以并行测试的被测器件为4个、8个、16个或32个。
10.如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于测试仪上每个测试通道都可连上双向移位寄存器进行扩展。
全文摘要
本发明公开了一种同步通讯芯片进行多芯片并行测试的方法，首先，将双向移位寄存器连接到测试仪的一个测试通道上，将测试仪的一个测试通道上的数据，通过串转并的方法输入到所有被测器件上；然后，通过移位寄存器将多个被测器件上输出的数据通过并转串的方法输入到测试仪的一个测试通道上；最后测试仪通过对读入的数据进行数据处理得到各个被测器件的合格/故障结果。本发明可以提高被测芯片的测试效率，降低测试时间与成本。
文档编号G01R31/28GK1979200SQ200510111289
公开日2007年6月13日 申请日期2005年12月8日 优先权日2005年12月8日
发明者武建宏 申请人:上海华虹Nec电子有限公司