专利名称：半导体集成电路和测量其特性的方法
技术领域：
本发明涉及半导体集成电路和测量其特性的方法，更明确地说，涉及具有测量特性用的端子和多个其特性待通过这些端子进行测量的元件的半导体集成电路和测量其特性的方法。
在传统上，已知一种具有多个待测量的元件(亦即，其特性待检查的元件)和测量特性用的端子的半导体集成电路。这样的半导体集成电路的结构用来测量TEG(测试元件组)、一种仅用于测试的专用芯片和作为成品的芯片的特性。
在成品芯片的情况下，除了在芯片中心区域形成的半导体器件以外，还有多个待测量的元件在其周边区域形成。待测量的元件包括各种类型的器件，诸如形成半导体器件用的晶体管和电路，而每一个待测量的元件的特性分布是通过进行测量这些元件的特性的测试来确定的。
就是说，检验每一个器件、电路等的特性的变动是否满足要求的规格，或者确定特性分布的范围，以便确保每一个器件或电路的特性，从而保证可靠性。
图12是方框图，表示传统半导体集成电路的待测量的器件。如图所示，设置在传统的半导体集成电路中的n个待测量的器件1通过选择电路2连接到，例如，一组4个测量特性用的端子3(亦即，特性测量端子)上。
这里，把m个选择地址信号输入到选择电路2，从而选择2m个待测量的器件中的任何一个(n≤2m)。特性测量端子3连接到待测量的器件1安装于其上的芯片上形成的焊盘(未示出)。
特性测量端子3和用于输入选择地址信号的端子形成端子30。
在测定器件1的特性时，利用选择地址信号从这些器件(这里有n个器件)中选择当前准备测定的一个，并令探针与每一个相关的焊盘接触。在这个过程中，按照选择地址信号，选择电路2利用MOS(金属氧化物半导体)晶体管开关等在电气上把该当前准备测定的器件连接到那组特性测量端子上。
第一次公开的日本公开特许公报No.平4-128668公开了这样的半导体集成电路。所述公开的电路包括地址译码电路，用来接收多个选择地址信号，并输出译码信号；栅极电压输出开关电路，用来接收该译码信号并可切换地输出测量用的栅极电压；以及多个待测量的MOS晶体管，其中每一个的栅极接收栅极电压(可切换地输出)，而每一个的源极和每一个的漏极分别连接到公共源极端子和公共漏极端子。
因此，利用通过外部输出端子送来的选择地址信号从多个具有不同的检查模板(check pattern)的晶体管选出待测量的晶体管，从而测量多个相近的检查模板的阈值电压值，并正确确定阈值电压的分布。
但是，当在上述传统的半导体集成电路中要测量多个器件时，每一个器件是通过独立地提供选择地址信号轮流选择的。因此，需要大量的测试端子30。就是说，因为选择每一个待测量的器件都需要专门的选择地址信号，选择地址信号的数目随着待测量的器件数目的增加而增加。
若设置用来在待测量的2m个器件1之间进行选择的选择电路2，则待连接到相关器件1的电路必须按照指定的地址进行切换；这样，必须输入与切换操作的执行次数对应的选择地址信号。(ⅰ)当待测量的器件1的数目是100时，输入必要信号用的端子数是(27=)128，而(ⅱ)当待测量的器件1的数目是1000时，输入必要信号用的端子数是(210=)1024。
测试端子30数目这样的增加使形成每一个端子困难或不可能，因为端子30是在芯片的小的周边区域形成的。此外，除了测量用的参数分析仪等外，在测量中还需要诸如计算机等用来控制步进地产生选择地址信号的外部控制装置。
鉴于上述情况，本发明的一个目的是提供一种半导体集成电路和半导体集成电路的特性测量方法，它需要数目最少的测量待测量的多个器件的特性用的测试端子，使得容易在芯片的周边区域形成必要的端子，而且它还不需要用来控制选择地址信号的产生的外部控制装置。
因此，本发明提供一种半导体集成电路，它包括待测量的元件；特性测量端子，用来测量所述元件的特性；和控制部分，用来输出选择性地把每一个待测量的元件连接到特性测量端子用的选择地址信号。
一般说来，所述控制部分是一个计数器，它由用于特性测量的扫描信号驱动，并自动地产生选择地址信号。
按照上述结构，当从所述控制部分输出一个或多个选择地址信号时，待测量的元件中的一个便被选择性地连接到选择地址信号。因而，只需最少的测试端子(亦即，必要的特性测量端子)，使得必要的端子可以容易地在相关的芯片的周边区域形成，而且不需要外部控制装置来控制选择地址信号的产生。
本发明还提供一种测量包括待测量的元件和用来测量所述元件的特性的特性测量端子的半导体集成电路的特性的方法，它包括以下步骤选择性地把每一个待测量的元件连接到特性测量端子；以及通过特性测量端子测量所述元件的特性。
图1是方框图，表示按照本发明的半导体集成电路的实施例的总体结构；图2是示意图，表示特性测量焊盘的标准图案；图3是曲线图，表示通过测量获得的特性的例子；图4A和4B表示图1所示的半导体集成电路的特定实例，其中图4A表示基本电路，而图4B表示包括彼此连接的多个待测量的元件的电路；
图5A至5D是示意图，用来解释图4A和4B中所示的电路实例的切换操作，其中图5A至5C表示开关的实例，而图5D是波形示意图，解释切换操作信号的产生；图6是示意图，表示图1所示的半导体集成电路的另一个特定实例；图7是示意图，表示图1所示的半导体集成电路的再一个特定实例；图8是示意图，表示图7的电路实例的计数器电路的例子；图9是曲线图，解释图8的计数器电路的复位定时；图10A是示意图，表示图8计数器电路的4个触发器电路，而图10B是解释图8计数器电路的操作的定时图；图11是流程图，解释半导体集成电路的实施例的操作；图12是方框图，表示传统半导体集成电路中待测量的器件。
下面将参照附图详细地描述本发明的实施例。
图1是方框图，表示按照本发明的半导体集成电路的实施例的总体结构。如图1所示，半导体集成电路10包括n个待测量的器件(亦即，多个待测量的元件)11、选择电路12；特性测量端子13(例如，4个端子)、计数器部分(相当于本发明的控制部分)14和复位部分15。
待测量的n个器件11通过选择电路12连接到特性测量端子，m个选择地址信号“a”从计数器部分14输入，而复位信号“b”从复位部分输入计数器部分14。选择电路12按照输入选择地址信号“a”选择性地把每一个待测量的器件11连接到特性测量端子13，使得2m个待测量的器件11中的任何一个都可以被选择(n≤2m)。
具有上述结构的半导体集成电路10可以应用于，例如，TEG，一种专门用来测试的芯片。在这样的芯片中，形成诸如器件11的待测量的元件。待测量的元件包括各种类型的器件，诸如形成半导体器件用的晶体管或电路，通过测量这些元件的特性即可确定待测量的每一个元件的特性分布。
特性测量是通过把探针与每一个相关的焊盘接触来进行的(见图2)。焊盘是在形成了待测量的元件11的芯片(未示出)上形成的，并连接到特性测量端子13。
测定每一个待测量的元件的特性时，利用选择地址信号“a”选择当前准备测定的器件11(这里有n个器件)中的一个。这里，选择地址信号“a”是自动由设置在芯片上的计数器部分14产生的，而选择电路12利用MOS(金属氧化物半导体)晶体管开关等按照选择地址信号“a”在电气上把当前准备测定的器件连接到相关的一组特性测量端子13上。就是说，待测量的目标器件11按照输入的选择地址信号“a”与特性测量端子13选择性地连接。
驱动计数器部分14用的驱动信号是通过专门的端子输入的，或者测量用的扫描信号也可以用作驱动信号。计数器部分14的电源利用专门的电源极端子或利用测量信号中的具有固定偏置电压的一个提供。
若计数器部分14需要复位，则复位操作可以利用(ⅰ)复位电路，它连接到驱动计数器的专用端子或连接到特性测量端子13，它具有通常计数信号振幅范围以外或利用测量端子测量的通常扫描范围以外的阈值；(ⅱ)向用来驱动计数器的专用端子或特性测量端子13施加电压的序列或(ⅲ)施加电压时产生单稳脉冲用的电路来进行。
图2是示意图，表示特性测量焊盘的标准图案。如图所示，待测量的晶体管Q的阱、栅极、源极和漏极分别连接到4个焊盘16a，16b，16c和16d。
如图2所示，每一个焊盘(16a，16b，16c和16d)具有80微米×80微米的矩形面积，而4个焊盘安排成2×2的矩阵形，其中相邻焊盘表面之间的每一个缝隙是40微米。这是用在自动探针的4点焊盘的标准图案，这里探针与每一个焊盘接触。
图3是曲线图，表示通过特性测量获得的特性例子。就是说，按照正常测量，会获得图3中所示的特性结果。图3表示利用固定的漏-源电压参数VDS=1.5V情况的结果，其中水平轴表示栅-源电压VGS，而垂直轴表示漏极电流ID。
图4A和4B表示图1所示半导体集成电路一个特定的实例。图4A表示基本电路结构，而图4B表示包括彼此连接的多个晶体管的结构。
如图4A所示，待测量的晶体管Q的栅极通过开关S11连接到焊盘16b，晶体管Q的源极连接到焊盘16c，而晶体管Q的漏极通过开关S21连接到焊盘16d。
另外，焊盘16a，16b，16c和16d连接到控制电路17。焊盘16a起源极电压VDD端子的作用，焊盘16d起栅极端子的作用，焊盘16c起源极(GND)端子的作用，而焊盘16d起漏极端子的作用。在这个例子中，阱的电位与源极电位相同。控制电路17输出起控制信号作用的选择地址信号“a”，用来执行开关S11或S21的切换操作。
当待测量的多个晶体管Q(Q1，Q2，…，Qn)如图4B所示地连接时，每一个晶体管的栅极通过开关S11，S12，…，S1n连接到作为栅极端子的焊盘16b，每一个晶体管的漏极通过开关S21，S22，…，S2n连接到焊盘16d，而每一个晶体管Q的源极都接地(GND)。
在这种情况下，每一个开关S11，S12，…，S1n和开关S21，S22，…，S2n都是按照控制电路17输出的控制信号切换的，以便选择当前准备测量的晶体管Q。
将参照图5A至5D解释图4A和4B所示的特定实例切换操作。图5A至5C表示开关的实例，而图5D表示波形，用来解释切换操作信号的产生。可以把图5A至5C所示的利用p沟道MOS晶体管和/或反相器的开关用于图4A和4B所示的特定实例。
控制电路17通过逐渐改变栅极电压(见图5D)产生切换操作信号(用来执行切换操作)，以便在栅极超过阈值时触发。若阈值是源极电压VDD，则触发出现在每一个测量点P1，P2，…上。
并不总需要既切换上述开关S11，S12，…，S1n，又切换开关S21，S22，…，S2n。使用MOS晶体管时，只需切换连接到漏极的开关，就是说，只需要对这两类开关中的一类进行切换操作即可。利用双极晶体管时，必须切换连接到基极和集电极的两类晶体管。
因而，可以使用MOS或者双极晶体管，其中当利用双极晶体管时，使用发射极、基极和集电极三个端子。
因此，开关S11，S12，…，S1n和开关S21，S22，…，S2n起选择电路(参见图1)的作用，用来切换待测量的元件，而控制电路17起产生和输出操作开关用的选择地址信号“a”的计数器部分14和复位部分15(亦参见图1)的作用。
图6是示意图，表示图1所示半导体集成电路的另一个特定实例。如图所示，在这个实例中，漏极和源极电压VDD是公用的，而阱可以单独测量。流入控制电路17的电流IC比漏极电流ID小得多(IC＜＜ID)。其他结构元件与图4A所示的基本电路的相同。
图7是示意图，表示图1所示的半导体集成电路的另一个特定实例。如图所示，在这个实例中，待测量的多个晶体管(Q11，Q12，…，Q1j，Q21，Q22，…，Q2j，…和Qi1，Qi2，…，Qij)排列成可以用于供存储单元选择用的布置的矩阵形式。
按照晶体管这样的矩阵形式布置，即使晶体管数增加，仍能有效地选出这些晶体管中的一个。就是说，在图4A所示的电路布置中，开关S的数目与晶体管的数目成正比地增加，这会引起(ⅰ)处理面积，亦即芯片面积的增大，或(ⅱ)噪声或加在开关S上的漏电流的增大，这会引起差错。这样的问题可以利用图7所示的结构解决。
图8是示意图，表示用于图7电路实例的计数器电路的一个实例。如图8所示，当多个晶体管排列成矩阵形式时，可以利用采用触发器结构的计数器电路18。计数器电路18通过差分比较器19等连接到栅极端子的焊盘，产生和输出选择数据，用来选择排列成4×4矩阵的晶体管中的一个。计数器电路的复位操作是利用源极电压VDD的上升定时完成的。
当测量扫描信号用于驱动计数器电路18时，可以使用具有必要的扫描范围的扫描终点附近的阈值的比较器电路，而且该比较器电路最好具有施密特(Schmidt)特性，其中若信号强度超过阈值(亦即，从数值较低一侧跨越)，则阈值降低；若信号强度变得小于阈值(亦即，从数值较大一侧跨越)，则阈值增大。因此，电路运转可以稳定。另外，这样的比较器电路可以包括具有电容C和电阻R等的简单噪音滤波器。
图9是曲线图，用来解释图8的计数器电路的复位定时。如图9所示，源极电压VDD超过由VDD决定的阈值VTP，就是说，相关的p沟道的晶体管的阈值之后，A点(见图8)的电压逐渐增大。若假定反相器20的阈值电压约为源极电压VDD的一半，则当A点电压超过源极电压VDD的大约一半时，B点(见图8)便被激活。
就是说，当目标点的电压超过一个固定的电压时，输出定时信号，计数器电路可以利用这个定时信号复位。A点和B点的操作取决于电容C和电阻R的数值，还取决于源极电压VDD的上升速率。
图10B是定时图，解释图8的计数器电路的操作。当栅极波形输入图10A所示4个触发器电路18a，18b，18c和18d中的每一个时，产生时钟脉冲信号，并对其进行划分，以便形成每一点的波形，并输出与2m位中每一个对应的信号。输出信号输入矩阵形选择电路12，从而选择晶体管中当前准备测量的一个。
触发器电路基本上利用时钟信号的上升沿操作，它在栅极电压跨越源极电压VDD时输出，从而执行计数操作。就是说，把栅极电压的变化用于计数操作，这种测量是利用栅极电压的增大执行的。电流测量之后，执行测量下一个待测量的器件(晶体管Q)所需的操作。
图11是流程图，表示按照本实施例的半导体集成电路的操作。如图所示，首先从多个组中选择一组待测量的器件(亦即，待测量的元件)(见步骤S101)。这里，选择设置在芯片上的一组焊盘，并使探针与每一个焊盘接触。
接着，施加初始电压(见步骤S102)。例如，在图4A所示的基本电路中，当施加在栅极的初始电压为0V时，施加在源极上的初始电压为0V，施加在漏极和源极上的电压VDD是1.5V。随着把初始电压加到所选择器件上，开始进行目标器件的漏极-源极电流的测量(见步骤S103)。
接着，按照一步的范围(例如，0.05V)增大栅极电压，就是说，电压变化一步(见步骤S104)。按照该变化，确定电压是否超过预定范围(见步骤S105)。通过栅极电压与预定量程(这里是1.5V)的比较，或通过测量执行次数与预定次数(1.5/0.05=30)的比较进行判断。
若判断结果是“否”，就是说，若相关电压不超过预定量程，则操作返回步骤S103，而若电压超过预定量程(亦即，结果是“是”)，则令指示当前准备测量的器件的计数加一(见步骤S106)。
在下一个步骤中，判断是否所有目标元件(亦即器件)均已测量(见步骤S107)。若所有目标器件尚未测量完毕(亦即，“否”)，则操作返回步骤S102，但若所有目标器件均已测量完毕(亦即“是”)，就是说，若计数大于待测量的器件数目上限，则操作完成。
适当设计该电路，使得以上测定中涉及的电压范围可以预先确定。待测量的元件数目的上限可以预先确定，或者可以设置一个具有计数器的外部电路，用来对待测量的元件数目进行计数，以便执行强制完成。
用来自动执行上面解释的操作的电路、就是说、控制电路17安装在芯片中半导体集成电路10上。因此，可以连续地测量待测量的一组(许多)器件的特性，而不必移动焊盘16上的探针。当待测量的元件从当前一组换到下一组时，才移动探针。
就是说，按照该半导体集成电路10，多个(原则上没有限制)其特性待检查的器件可以利用少数(3或4个)端子测量。选择地址信号“a”是利用内部计数器自动产生的，而测量用的扫描信号也用作计数器的加一信号，以此简单地利用传统的测量装置，诸如参数分析仪测量器件之间的特性分布。另外，计数器的时钟输入的阈值(关于Schmidt特性)设置在测量信号扫描终点附近，当当前器件的测量结束时，待测量的器件自动切换到下一个器件上。
按照本发明，测定TEG器件的特性时，或芯片作为成品测定时，把每一个待测量的器件11选择性地连接到一组特性测量端子13上。在这个过程中，用来选择目标器件的地址信号是自动地由内部计数器产生的，待测量的目标器件11和特性测量端子13之间的选择性连接是利用MOS晶体管开关进行的。
用于测量操作的扫描信号起用来驱动计数器的(时钟)信号的作用。计数器可以使用专用电源，或者具有固定偏置电压的测量信号也可以用来提供电源。若计数器需要复位，(ⅰ)可以把具有普通扫描范围以外的阈值的复位确定电路连接到特性测量端子13；(ⅱ)可以使用把电压施加到特性测量端子13的序列；或(ⅲ)可以提供用来在施加电压时产生单稳脉冲的电路。
因此，不必增加端子数，就是说，利用为检查器件特性用的传统模板而设置的3或4个端子，即可测量多个器件之间的特性分布。因而，测量所需的端子数是4或更少(若阱是固定的，则是3)，这样便有可能容易地在相关芯片的小的周边区域(其中设置了待测量的器件)形成端子。
在保证把探针设置在焊盘上的同时，可以尽量缩小芯片面积，并可以在一片晶片上形成尽可能多的芯片。这里，若至少形成4个外部端子，用来提供选择地址信号，即使芯片封装之后，也有可能进行内部测量。
此外，通过设置的(可以方便地使用的)端子的任何信号也可以用作计数器信号或复位信号，以便自动地在内部执行复位或计数操作。因而，待测量的目标器件利用由参数分析仪等执行的传统测量序列即可自动地切换。
在这种情况下，不必从外部器件输入选择地址信号。因此，也就不必使用诸如计算机等控制装置来步进地产生选择地址信号。在传统上，在使用参数分析仪等时这样的装置是必需的。就是说，不必使用专门的装置来产生选择地址信号。
此外，计数器可以利用施加电压的序列来复位，因而可以省去专门的复位端子。
近来，待测量的器件尺寸变得更小了，却又需要利用大量的样值的分布测量。按照本发明，在这样的情况下，可以进行有效率的测量。更明确地说，在例如具有0.15至0.1微米的栅极长度L和0.3至0.2微米的栅极宽度W这样小的器件中，精确地调整栅极宽度W和栅极长度L有困难，杂质浓度的变化等趋向明显，因而分布(或变化)测量的需求增大了。
按照本发明，待测量的器件可以利用测量信号切换；这样，本技术也可以应用于例如模拟用途的器件的差分对偏差电压的测量。待测量的元件不限于诸如晶体管或电阻等的单个的器件，而且可以测量诸如差分放大器或A/D(模数转换器)等基本电路的单元电路，或电路模块的单元电路。
在这样的情况下，端子数不限于4，而是可以使用更少或更多的端子。此外，用来切换待测量的目标器件的信号是利用测量信号产生的。因而，不需要专门的选择地址信号。
另外，若待选择和测量的器件数目与选择地址信号的数目一致，则计数器复位操作就不必要了。
权利要求
1．一种半导体集成电路，它包括待测量的元件(11)；特性测量端子(13)，用来测量所述元件的特性；和控制部分(14)，用来输出选择性地把每一个待测量的元件连接到所述特性测量端子的选择地址信号。
2．权利要求1的半导体集成电路，其特征在于所述控制部分是一个计数器，它由用于特性测量的扫描信号驱动，并自动地产生所述选择地址信号。
3．权利要求2的半导体集成电路，其特征在于包括一个具有Schmidt特性的比较器电路，其中在所述扫描信号的预定扫描范围的扫描终点附近设置阈值。
4．权利要求3的半导体集成电路，其特征在于噪音滤波器连接到所述比较器电路，以便防止测量中出现的噪音引起误动作。
5．权利要求2的半导体集成电路，其特征在于所述计数器的复位操作是利用复位电路进行的，所述复位电路利用所述特性测量端子连接到驱动所述计数器的专用端子或特性测量端子，并具有通常计数信号振幅范围以外或通常的测量扫描范围以外的阈值。
6．权利要求2的半导体集成电路，其特征在于所述计数器的复位操作是利用把电压施加在用来驱动所述计数器的专用端子或把电压施加在特性测量端子上的序列完成的。
7．权利要求2的半导体集成电路，其特征在于所述计数器的复位操作是利用在施加电压时可产生单稳脉冲的电路完成的。
8．权利要求1的半导体集成电路，其特征在于每一个待测量的元件和所述特性测量端子之间的连接是通过利用MOS晶体管的开关操作完成的。
9．权利要求1的半导体集成电路，其特征在于所述特性测量端子数是3或4。
10．一种测量半导体集成电路的特性的方法，所述半导体电路包括待测量的元件和用来测量所述元件的特性的特性测量端子，所述方法它包括以下步骤选择性地把每一个待测量的元件(11)连接到所述特性测量端子(13)；以及通过所述特性测量端子测量所述元件的特性。
11．权利要求10的测量半导体集成电路特性的方法，其特征在于所述选择性地把每一个待测量的元件连接到所述特性测量端子的步骤是利用计数器所产生的选择地址信号进行的，所述计数器由用于所述特性测量的扫描信号驱动。
12．权利要求11的测量半导体集成电路特性的方法，其特征在于在所述扫描信号的预定扫描范围的扫描终点附近设置所述阈值。
全文摘要
公开了一种半导体集成电路和测量半导体集成电路特性的方法,它需要数目最少的测量待测量的多个器件的特性的测试端子;以便容易在芯片的周边区域形成必要的端子,而且它不需要用来控制选择地址信号产生的外部控制装置。该半导体集成电路包括待测量的元件(11);用来测量该元件的特性特性测量端子(13);和用来输出选择性地把每一个待测量的元件连接到特性测量端子选择地址信号的控制部分。控制部分通常是自动地产生选择地址信号的计数器。
文档编号G01R31/28GK1288160SQ00127078
公开日2001年3月21日 申请日期2000年9月14日 优先权日1999年9月14日
发明者大川真一 申请人:日本电气株式会社