专利名称：能减少负荷和时间的电路块测试模型的产生方法及设备的利记博彩app
技术领域：
本发明涉及一种用于为半导体器件(如单片机)的测试电路块(外围宏)产生测试模型的方法及设备。
一般来说，一个单片机的组成除了中央处理器和存储器以外还有各种外围宏，如显示控制宏、通信控制宏以及时间宏。在制造单片机的过程中，这些外围宏必须与CPU和存储器一起进行操作测试。
同时，由于CPU是按多个系列而被制造出来的，其结果使得CPU的位数以及指令代码也随系列的不同而不同。因此，在先前用于测试外围宏的方法中，即使在单片机中通常使用的是相同的外围宏，也必须从外部向具有不同系列CPU的单片机提供不同的测试模型。这就需要产生大量的新测试模型，而且用于准备这些测试模型所需的负荷和时间也相当大。
我们注意到，可以将一个被专门设计用于外围宏测试的模型安排在单片机的内部并使其与该单片机的宏连接。但是，这种方法会造成使测试终端数目增加的问题，因而不可行。
本发明的一个目的是提供一种用于产生测试模型的方法和设备，该测试模型可对半导体器件(如单片机)的测试外围宏进行测试，其能够减少准备这个测试模型所需的负荷和线路。
根据本发明所述，在用于产生测试模型的方法中，可对半导体器件的至少一个电路块进行测试，此半导体器件含有一个与该电路块连接的控制电路，上述测试模型是通过参考一与控制电路的特性相对应的数据转换库而对一用于电路块的公用测试模型进行转换而被产生的。
通过以下文字说明并参考附图，本发明将变得更加清晰易懂。在附图中
图1是一个电路框图，示出了根据本发明的用于对半导体器件进行测试的测试装置的一个实施例；图2是图1所示单片机的详细电路框图；图3是图2所示测试电路的详细电路框图；图4是图2所示总线桥接电路的详细电路框图；图5A的表格显示出了图1所示宏公用测试模型文件的内容的一个例子；图5B的表格显示出了图1所示CPU系列转换库的内容的一个例子；图5C的表格显示出了图1所示产品参数文件的内容的一个例子；图6、7和8是图2所示单片机的改型电路框图。
现在将参考图1对根据本发明的用于对半导体器件进行测试的测试装置的一个实施例进行说明。
在图1中，参考标号1代表了一个用于对半导体器件进行测试的测试装置，该半导体器件如单片机2-1，2-2和2-3。
图2中显示出了单片机2-1，2-2和2-3之一的结构。在图2中，参考标号21代表一个控制处理单元(CPU)，22代表一个测试电路，23则代表一个总线桥接电路。测试电路22可在不需要CPU 21的情况下通过总线桥接电路23对电路块(外围宏)24-1、24-2和24-3进行测试。
在CPU 21和总线桥接电路23之间连接有一个高速系统总线SB，而在总线桥接电路23与外围宏24-1、24-2和24-3之间则连接有一个低速外围总线PB。例如，外围宏24-1是一个用于控制显示的宏，外围宏24-2是一个用于控制通信的宏，外围宏24-3是一个定时器宏。
外围总线PB由地址总线AB、控制总线CB和数据总线DB构成。宏24-1、24-2和24-3分别与解码器27-1、27-2和27-3有关，而解码器27-1、27-2和27-3则与地址总线AB相连。解码器27-1、27-2和27-3可对地址总线AB的高位进行解码并可将其输出信号传送给外围宏24-1、24-2和24-3的宏选择端MS，进而对外围宏24-1、24-2和24-3分别进行操作。
在一个测试模式中，测试电路22将提供给测试数据端TDi的多个数据D1转换为数据D2，并将数据D2传送给总线桥接电路23。另外，总线桥接电路23将多个数据D2转换成数据D3并将数据D3传送给宏24-1、24-2和24-3。
此处，假设数据D1、D2和D3，地址总线AB，控制总线CB以及数据总线DB的位数如下D1…8位D2…32位D3(AB，CB，DB)…32位AB…16位CB…8位DB…8位可以注意到，数据D1与用于操作选择器(未在图2中示出，但在图3和图4中示出)的选择数据SD(4位)相关。
数据D3的一个例子由三串32位数据给出
5500H(AB)，0BH(CB)和06H(DB)，其中H是十六进制标记，“5500H”代表外围宏24-1的宏序号，而“0B”则代表一个写指令。
在上述状态中，测试电路22必须产生与三串32位数据D3相对应的三串32位数据D2。即，FFFF5500H，0000000BH和00000006H与三串32位数据D2相对应的12串8位数据D1也被提供给测试数据端TDi。即，FFH，FFH，55H，00H，00H，00H，00H，0AH，00H，00H，00H和06H其中，“0A”代表一个单写指令。这个单写指令“0A”被测试电路21转换成写指令0BH。在这种情况下，数据D1被与选择数据SD相关联。因此，数据D1+SB可表示如下FF0H，FF1H，552H，003H，004H，005H，006H，007H，008H，009H，00AH和06BH如图3所示，当12串8位数据D1被测试装置1准备作为测试模型并被提供给测试数据端TDi时，12串8位数据D1将被测试电路22转换成3串32位数据D2。在图3中有四个8位存储器220、221、222和223，一个选择器224以及一个代码转换电路225。在这种情况下，各个8位数据D1由与4位选择SD相关的8位数据形成。因此，选择器224将根据选择数据SD的低2位来选择存储器220、221、222和223之一，这样，各个4串8位数据D1(32位)就被保存在存储器220、221、222和223之中，而它们将产生32位数据D2。因此，12串8位数据D1就被转换成3串32位数据D2。
在图3中，代码转换电路225含有一个转换表，用于将测试数据端TDi上的指令代码转换成外围总线PB上(也就是系统总线SB上)的指令代码。例如，当选择数据SD指出一个特定数值如11H时，代码转换电路225将对其进行代码转换。否则代码转换电路就处于导通状态。
还有，选择数据SD的高2位被直接传送给总线桥接电路23。
如图4所示，当3串32位数据D2被提供给总线桥接电路23时，3串32位数据D2将被总线桥接电路23转换成1串32位数据D3。在图4中有两个8位存储器231和232、一个16位存储器230和一个选择器233。在这种情况下，各个32位数据D2由与选择数据SD的高2位相关的32位数据形成。因此，选择器233将根据选择数据SD的高2位来选择存储器230、231和232之一。作为结果，第一个32位数据D2的低16位被保存在存储器230中，第二个32位数据D2的低8位被保存在存储器231中，并且第三个32位数据D2的低8位被保存在存储器232中。这样，3串32位数据D2就被转换成32位数据D3。
应该注意的是，在非测试模式中，总线桥接电路23会使CPU 21发出的信号直接通过。但是，为了简化说明，所以在此省略了对用于CPU 21的总线桥接电路23的结构的说明。
如上所述，在图2所示一个单片机的情况下，为了向外围总线PB提供32位测试数据D3，就有必要将与4位选择数据SD相关的12串8位数据D1提供给测试端TDi。
现在，在单片机含有相同外围宏24-1、24-2和24-3的情况下，如果它使用了不同于CPU 21系列的CPU，则其测试电路和总线桥接电路也与图2所示的对应部分不同。因此，要被提供给测试数据端TDi的测试模型数据D1也肯定与上述数据不同。另外，如果CPU的系列与上述单片机的CPU系列相同，这个单片机也可能具有与上述单片机不同的结构而且还可含有未在图2中示出的一到多个附加电路。如果测试数据端TDi的位数只有4位，则为了向外围总线PB提供数据D3而待向测试数据端TDi提供的测试模型数据也将不同于上述的测试模型数据D1。
因此，如果要被测试的外围宏24-1、24-2和24-3不发生变化，则测试模型数据D1的变化将依赖于CPU 21的系列。
另外，测试模型数据D1也可随产品的不同而不同。
图1的测试装置1是通过对上述关系加以考虑而设计出来的。
在图1中，参考标号11代表一个宏公用测试模型文件，其中写入了宏所共有的测试模型。如图5A所示，宏公用测试模型是由待测试的宏简单定义出来的，它不受CPU 21系列和产品外端(即，单片机的测试数据端TDi)之间差异的影响。
还有，参考标号12代表一个CPU系列转换库，其中的数据被用于将宏公用测试模型转换成依赖于CPU系列的宏。如图5B所示，CPU系列一般会根据以下内容而变化位数(8位、16位和32位)；指令代码；以及数据顺序(地址、控制和数据)。
CPU系列转换库12保存了CPU系列的差异。
另外，参考标号13代表一个产品参数文件，它可根据产品的类型号将测试数据端TDi和宏选择地址MS分配给各个宏公用测试模型。即，如图5C所示。产品参数一般根据以下内容而变化
被分配的端(TDi)；以及宏的地址(MSj)。
参考标号14代表一个操作部分，如键盘。此操作输入一个CPU的系列名称以及要通过操作部分14被检索的产品名称。
参考标号15代表一个测试模型转换器。该测试模型转换器15能够根据由操作员通过操作部分14输入的特定CPU系列而从CPU系列转换库12中读取转换数据，它还能从由操作员通过操作部分14输入的产品参数文件13中读取转换数据。然后，测试模型转换器15从宏公用测试模型文件11中读取一个宏公用测试模型并利用上述转换数据将其转换成需要的宏公用测试模型。例如，如果CPU的系列名称为CPUA，则位数为32位。还有，如果产品名称为MACRO1，则测试数据端的位数为8位。
这样，测试模型转换器15就为由(例如)5500H，0BH和06H形成的各个宏公用测试模型产生了多个包括“MASK”/“CARE”信息在内的产品宏测试模型，如FF0H，FF1H，…00AH和06BH。然后，产品宏测试模型被写入产品宏测试模型文件16。
保存在产品宏测试模型文件16之中的产品宏测试模型被测试模型发生器17提供给单片机2-1、2-2和2-3的外围宏，并进而使测试操作在此外围宏的基础上被顺序执行。
在图1中，尽管宏公用测试模型文件11、CPU系列转换库12、产品参数文件13和产品宏测试模型文件16是被保存在独立的存储器之中。但也可将它们保存在一个能够存储全部数据的单个存储器之中。
图6显示了对图2所示单片机所做的第一个改型，在图6中没有提供图2所示的测试数据端TDi和测试电路22。然后，外围宏24-1、24-2和24-3通过依赖于产品类型的CPU 21而直接得到测试。图1的测试装置也可被应用在图6所示的单片机中。在这种情况下，宏公用测试模型文件11的宏公用测试模型由CPU 21的汇编代码来表示，这样测试模型转换器15就可根据CPU系列转换库12和产品参数文件13对程序进行转换，并产生产品宏测试模型。
图7显示了对图2所示单片机所做的第二个改型。在图7中，测试电路22的输出端被与CPU 21的系统总线SB连接，并且宏公用测试模型可由图1所示的测试设备产生。在这种情况下，宏公用测试模型能被提供给系统总线SB以用于测试的目的，这样，图1所示的测试模型转换器15就可根据CPU系列转换库和产品参数文件来转换这些模型，从而产生产品宏测试模型。
另外，图8显示了对图2所示单片机所做的第三个改型。如图8所示，可以有这样一些产品(外围宏)，在其中，各外围宏24-1、24-2和24-3都具有测试输入端TI和测试输出端TO，输入端TI都共同与外部测试输入端GI1和GI2相连接，而输出端TO则共同与外部测试输出端GO1和GO2相连接。在这种情况下，宏公用测试模型包含有待被提供给外部测试输入端GI1和GI2的测试数据，而且通过利用CPU系列转换库12和产品参数文件13，就可使向外部测试输入端GI1和GI2提供测试数据所需的周期得到转换。
在上述实施例中，尽管单片机上配备的是CPU 2，但本发明也可被应用在没有配备CPU的半导体器件之中。
如上所述，根据本发明所述，由于与控制电路(也就是CPU)特性相对应的数据转换库被预先准备好，并且通过参考这个库，就可将宏公用测试模型转换成产品宏测试模型，因此就不必再为各个系列的CPU准备测试模型。其结果使得用于准备测试模型所需的工作负荷和时间被大大缩减。
另外，如果通过以指定给各产品的功能参数为参考来准备产品测试模型，就不需要将要测试的产品间的差异考虑在内。其结果使得测试模型的产生效率得到进一步的提高。
权利要求
1.用于产生测试模型以对半导体器件的至少一个电路块(24-1，24-2，24-3)进行测试的方法，该半导体器件含有与上述电路块相连的控制电路(21)，上述方法的特征在于包括这样的一个步骤，即，通过以与上述控制电路的特性相对应的数据转换库(12)作为参考，来为上述电路块转换出公用测试模型(11)，从而生成上述测试模型。
2.如权利要求1所述的方法，其特征在于，上述控制电路的特性包括位数、指令代码和信号序列。
3.如权利要求1所述的方法，其特征在于上述半导体器件包括连接在上述控制块与上述控制电路之间的外围总线(PB)；测试数据端(TDi)；以及连接在上述测试数据端与上述外围总线之间的测试电路(22)。
4.如权利要求3所述的方法，其特征在于上述公用测试模型被专门指定用于上述外围总线，而且上述公用测试模型是通过参考上述测试数据端的位数而被转换成上述测试模型的。
5.如权利要求3所述的方法，其特征在于上述公用测试模型被专门指定用于上述外围总线，而且上述公用测试模型是通过参考上述电路块的功能参数而被转换成上述测试模型的。
6.如权利要求5所述的方法，其特征在于上述公用测试模型的地址分量被转换成指定给上述电路块的地址。
7.如权利要求5所述的方法，其特征在于上述公用测试模型的端口分量被转换成指定给上述电路块的端口分量(MSj)。
8.如权利要求1所述的方法，其特征在于上述半导体器件包括一个单片机，上述控制电路包括一个中央处理单元。
9.用于产生测试模型以对半导体器件的至少一个电路块(24-1，24-2，24-3)进行测试的装置，该半导体器件含有一个与上述电路块相连的控制电路(21)，上述装置的特征在于包括一公用测试模型文件(11)，用于为上述电路块保存公用测试模型；一数据转换库(12)，用于保存上述控制电路的公用测试模型；以及一连接在上述公用测试模型文件与上述数据转换库之间的测试模型转换器(15)，其以上述控制电路的特性为参考，通过对上述公用测试模型之一进行转换，从而产生上述测试模型。
10.如权利要求9所述的装置，其特征在于上述控制电路的特性包括位数、指令代码和信号序列。
11.如权利要求9所述的装置，其特征在于上述半导体器件包括连接在上述控制块与上述控制电路之间的外围总线(PB)；测试数据端(TDi)；以及连接在上述测试数据端与上述外围总线之间的测试电路(22)。
12.如权利要求11所述的装置，其特征在于上述公用测试模型被专门指定用于上述外围总线，而且上述公用测试模型之一是通过参考上述测试数据端的位数而被转换成上述测试模型的。
13.如权利要求11所述的装置，其特征在于上述公用测试模型之一被专门指定用于上述外围总线，而且上述装置还包括产品参数文件(13)，它用于为上述电路块保存一个功能参数，这样上述公用测试模型之一就可通过参考上述电路块的这个功能参数而被转换成上述测试模型。
14.如权利要求13所述的装置，其特征在于上述电路块的功能参数含有指定给上述电路块的地址，这样上述公用测试模型之一的一个地址分量就被转换成指定给上述电路块的地址。
15.如权利要求13所述的装置，其特征在于上述电路块的功能参数含有一个指定给上述电路块的端口分量(MSj)，这样上述公用测试模型之一的一个端口分量就被转换成指定给上述电路块的端口分量。
16.如权利要求9所述的装置，其特征在于上述半导体器件包括一个单片机，上述控制电路包括一个中央处理单元。
17.如权利要求9所述的装置，其特征在于上述公用测试模型文件和上述数据转换库包含在单个存储器中。
18.如权利要求13所述的装置，其特征在于，上述公用测试模型文件、上述数据转换库和上述产品参数文件包含在单个存储器中。
全文摘要
用于产生一测试模型以对半导体器件的至少一个电路块(24—1,24—2,24—3)进行测试的方法,所述半导体器件包括与上述电路块相连的控制电路(21),上述测试模型是通过以与控制电路的特性相对应的一个数据转换库(12)作为参考来为电路块转换出一个公用测试模型(11)而得到生成的。
文档编号G01R31/28GK1276534SQ00109030
公开日2000年12月13日 申请日期2000年6月2日 优先权日1999年6月2日
发明者大塚重和 申请人:日本电气株式会社