晶圆级封装方法以及晶圆的利记博彩app
【专利摘要】本发明提供了一种晶圆级封装方法以及晶圆。所述方法包括如下步骤：提供一叠层晶圆，所述叠层晶圆包括衬底晶圆和密封帽层晶圆，以及夹在衬底晶圆和密封帽层晶圆之间的结构层，所述结构层通过粘结层粘附至衬底晶圆，所述衬底晶圆在朝向结构层的表面上设置有至少一焊盘，所述焊盘与所述结构层之间具有一间隙；研磨减薄密封帽层晶圆至一目标厚度；在密封帽层晶圆和结构层内形成窗口，所述窗口的位置对应于所述焊盘，从而将所述焊盘暴露出来。本发明的优点在于，可在晶圆级实现对器件的测试，并且后续切割不会残留粉末在焊盘的表面。
【专利说明】晶圆级封装方法以及晶圆【技术领域】
[0001]本发明涉及封装领域，尤其涉及一种晶圆级封装方法以及晶圆。
【背景技术】
[0002]在丰富多样的MEMS产品中，加速度计和陀螺仪在消费电子产品应用中占有很高比例，尤其是在智能手机这一个巨大市场中更是具有举足轻重的作用。对于目前市场需求量巨大的加速度计和陀螺仪产品，一般都是由衬底层、结构层和封帽层通过各种键合工艺实现，三层叠加后的厚度一般要到800 μ m左右，起到信号引出作用的焊盘(PAD)夹在结构层和衬底层或结构层和封冒层之间。由于研发水平受到成品率和成本的限制，焊盘不能直接引出，所以陷于晶圆中间的焊盘必须通过一定加工方法暴露出来，即实现焊盘开窗(de-cap)。为了能够在量产封装前对晶圆实施筛选以选出失效的芯片，从而降低后端封装成本，也要求必须能够在晶圆级切割前将焊盘区域暴露出来。
[0003]现有技术中暴露焊盘的方法主要包括两种。一种是在晶圆键合前将焊盘开窗区域实现，然后将开窗的封帽层用粘结材料与结构层晶圆粘结，暴露的焊盘区域在进行正面研磨时大量硅粉会验证沾污焊盘，故该工艺后的晶圆结构很难进行双面研磨减薄。另外一种工艺是先将封帽层和器件层用黏结材料进行键合，进行双面研磨，再通过两次切割晶圆的方式将焊盘开窗区域暴露出来以实现最终MEMS产品晶圆。该工艺存在的问题是切割时暴露出焊盘区域过程中，产生的硅粉对焊盘区域产生沾污，并且二次切割时飞溅的硅渣会严重损伤高速旋转的切割刀，最终造成量产过程中的高成本。
[0004]附图1所示是现有技术中第一种技术方案的封装结构示意图。为了实现晶圆级真空密封，用粘结剂层13将密封帽层晶圆12与结构层11、衬底晶圆10键合起来，形成高真空腔体。为了暴露出焊盘区域，在键合前在密封帽层晶圆12上制作出通孔121以暴露出结构层11表面的焊盘(PAD) 14，一般用湿法刻蚀工艺或干法刻蚀工艺进行双面对准刻蚀，无论是干法刻蚀还是湿法刻蚀，刻蚀400 μ m这么深的通孔都需要比较长的时间和较高的成本。由于密封帽层晶圆12上已经刻蚀出很多通孔，在键合受力时非常容易碎裂。为了实现最终产品的轻薄厚度不大于0.9mm,以上晶圆级真空密封的MEMS晶圆必须进行双面研磨至不大于400μm。由于密封帽层晶圆12上均匀分布了刻蚀通孔，所以在研磨时非常容易发生晶圆碎裂，很难实现减薄工艺。
[0005]该第一种现有技术的缺点为:先在密封帽层晶圆12上直接加工出通孔，再对密封帽层晶圆12和结构层11键合，该密封帽层晶圆12容易发生碎裂。为了避免密封帽层晶圆12碎裂，一般都选择比较厚的密封帽层晶圆12。为了最终实现较薄的MEMS晶圆，必须选用双面研磨来减薄，但是分布了刻蚀通孔121的密封帽层晶圆12非常容易碎裂。因此，此技术虽然能够实现焊盘14所在区域暴露的目的，但是在键合和减薄工艺都有碎片的风险，不易在大规模量产中实现低成本的超薄的真空密封的MEMS晶圆。
[0006]附图2所示是现有技术中第二种技术方案的封装结构示意图。该第二种方案为密封帽层晶圆22在切割道区域制备了一个凹槽221，其深度同密封帽层晶圆22的腔体内深度。当密封帽层晶圆22和结构层21、衬底晶圆20通过粘结剂层23实现真空密封键合后，可以对衬底晶圆20和密封帽层晶圆22分别进行双面研磨。利用晶圆切片工艺在两片晶圆之前内嵌的凹槽221划片，只切透密封帽层晶圆22，以暴露出焊盘24所在区域。最后在芯片的真正切割道区域再进行划片并切穿密封帽层晶圆22、结构层21和衬底晶圆20。
[0007]附图2所示现有技术的缺点在于切割凹槽221的工艺非常容易造成结构层21表面线路划伤，还需要承担切割时的大量硅粉沾污焊盘24的高风险，并且切割工艺引起的剧烈震动易于造成密封帽层晶圆22隐裂而真空失效。另外，两次晶圆划片时间非常长，严重延长了工艺加工周期。
【发明内容】
[0008]本发明所要解决的技术问题是，提供一种晶圆级封装方法以及晶圆，可以在晶圆完整的情况下将焊盘暴露出来用于测试，并且易于切割分拣。
[0009]为了解决上述问题，本发明提供了一种晶圆级封装方法，包括如下步骤:提供一叠层晶圆，所述置层晶圆包括衬底晶圆和密封帽层晶圆，以及夹在衬底晶圆和密封帽层晶圆之间的结构层，所述结构层通过粘结层粘附至衬底晶圆，所述衬底晶圆在朝向结构层的表面上设置有至少一焊盘，所述焊盘与所述结构层之间具有一间隙；研磨减薄密封帽层晶圆至一目标厚度；在密封帽层晶圆和结构层内形成窗口，所述窗口的位置对应于所述焊盘，从而将所述焊盘暴露出来。
[0010]可选的，所述方法还包括在所述窗口所在位置分割所述叠层晶圆的步骤。
[0011]可选的，所述研磨减薄密封帽层晶圆的步骤进一步是同时研磨减薄衬底晶圆和密封帽层晶圆，并进一步是采用双面研磨工艺同时减薄衬底晶圆和密封帽层晶圆。
[0012]可选的，在分割所述晶圆的步骤之前，进一步包括采用测试探针接触暴露出的所述焊盘，以测试结构层中的电学器件性能的步骤。
[0013]可选的，所述结构层包含有微机械器件，所述密封帽层晶圆朝向结构层的表面具有一腔体，所述腔体用于保证结构层中的微机械器件的可动部分悬空。
[0014]可选的，所述在密封帽层晶圆和结构层内形成窗口的步骤中，进一步是利用双面对准光刻机确定窗口的形成位置，光刻所采用的对准标记与焊盘同层，并与焊盘在同一步骤中形成。
[0015]本发明进一步提供了一种晶圆，包括衬底晶圆和密封帽层晶圆，以及夹在衬底晶圆和密封帽层晶圆之间的结构层，所述结构层通过粘结层粘附至衬底晶圆，所述衬底晶圆在朝向结构层的表面上设置有至少一焊盘，在密封帽层晶圆和结构层内具有一窗口，所述窗口的位置对应于所述焊盘，从而将所述焊盘暴露出来。
[0016]本发明的优点在于，可在晶圆级实现对器件的测试，检测并记录出失效的器件，在后续封装实施之前可以先行剔除，避免其进入后续封装工艺而造成不必要的浪费；并且后续切割是切断全部叠层晶圆的，粉末可以迅速从下表面排出，不会残留在焊盘的表面；并且切割是通过窗口区域实施的，不会伤及其他的线路和器件。
【专利附图】
【附图说明】
[0017]附图1所示是现有技术中第一种技术方案的封装结构示意图。[0018]附图2所示是现有技术中第二种技术方案的封装结构示意图。
[0019]附图3所示是本【具体实施方式】的步骤示意图。
[0020]附图4A至附图4E是本【具体实施方式】的工艺示意图。
【具体实施方式】
[0021]下面结合附图对本发明提供的一种晶圆级封装方法以及晶圆的【具体实施方式】做详细说明。
[0022]附图3所示是本【具体实施方式】的步骤示意图，包括:步骤S30，提供一叠层晶圆，所述叠层晶圆包括衬底晶圆、密封帽层晶圆、以及结构层；步骤S31，研磨减薄密封帽层晶圆至一目标厚度；步骤S32，在密封帽层晶圆和结构层内形成窗口，所述窗口的位置对应于所述焊盘，从而将所述焊盘暴露出来；步骤S33，采用测试探针接触暴露出的所述焊盘，以测试结构层中的电学器件性能；步骤S34，在所述窗口所在位置分割所述叠层晶圆。
[0023]附图4A至附图4E是本【具体实施方式】的工艺示意图。
[0024]附图4A所不,参考步骤S30,提供一置层晶圆，所述置层晶圆包括衬底晶圆40和密封帽层晶圆42，以及夹在衬底晶圆40和密封帽层晶圆42之间的结构层41，所述结构层41通过粘结层43粘附至衬底晶圆，所述衬底晶圆在朝向结构层的表面上设置有至少一焊盘441，所述焊盘441与所述结构层41之间具有一间隙。所述衬底晶圆40的表面还可以进一步覆盖有起到保护作用的氧化层49。在本【具体实施方式】中，进一步包括多个金属互联图形442，金属互联图形442与焊盘44同时形成且彼此按照预定的方式电学连接，因此具有相同的厚度。金属互联图形442与粘结层43相接触，使衬底晶圆40通过金属图形442粘贴至粘结层43，这样可以保证需要暴露出来的焊盘44与结构层41之间具有间隙，该间隙宽度即为粘结层43的厚度。金属互联图形442进一步与结构层41的器件通过粘结层43电学连接，从而形成了从焊盘441至结构层41之间的电学通路。
[0025]所述衬底晶圆40、密封帽层晶圆42、以及结构层41的材料可以是任意一种常见的半导体材料，可以但不限于是单晶硅。所述衬底晶圆40还可以进一步是玻璃衬底等。
[0026]在本【具体实施方式】中，所述结构层41进一步包含有微机械器件，例如可以是加速度传感器、陀螺仪等，因此需要一空间保证其在封装后仍然是可动的。进而所述密封帽层晶圆42朝向结构层41的表面具有一腔体421，所述腔体421可以用于保证结构层41中的微机械器件的可动部分悬空，从而保证其在封装后依然是可动的。
[0027]附图4B所示，参考步骤S31，研磨减薄密封帽层晶圆42至一目标厚度。本【具体实施方式】进一步是采用双面研磨工艺同时减薄衬底晶圆40和密封帽层晶圆42，减薄至叠层晶圆的总厚度为250微米左右。在其他的【具体实施方式】中，也可以是只减薄密封帽层晶圆42。若只减薄密封帽层晶圆42，由于衬底晶圆40的厚度不变，因此相对于双面减薄而言，可以将密封帽层晶圆42减薄至更薄的厚度。
[0028]附图4C所示，参考步骤S32，在密封帽层晶圆42和结构层41内形成窗口 421，所述窗口 421的位置对应于所述焊盘441，从而将所述焊盘441暴露出来。形成窗口 421的方法可以采用光刻工艺，在所述密封帽层晶圆42表面涂敷光刻胶并显影。光刻时可以采用双面对准光刻机确定掩模版的位置，进而确定窗口 421的形成位置，光刻所采用的对准标记(未图示)可以与焊盘44同层，并与金属互联图形442与焊盘44同时形成。刻蚀可以采用干法或者湿法刻蚀，并优选等离子体干法刻蚀。附图4C是刻蚀完毕后的示意图。
[0029]上述步骤实施完毕后，实际上已经完成了晶圆级封装过程，获得了既可以测试，也可以切割的完整晶圆，包括衬底晶圆40和密封帽层晶圆42，以及夹在衬底晶圆40和密封帽层晶圆42之间的结构层41，所述结构层41通过粘结层43粘附至衬底晶圆40，所述衬底晶圆40在朝向结构层41的表面上设置有至少一焊盘441，在密封帽层晶圆42和结构层41内具有一窗口 421，所述窗口 421的位置对应于所述焊盘441，从而将所述焊盘441暴露出来，用于后续的测试，窗口 421所在区域可以用于后续切割晶圆形成独立的芯片(DIE)。
[0030]附图4D所示，参考步骤S33，采用测试探针45接触暴露出的所述焊盘441，以测试结构层41中的电学器件性能。该步骤为可选的测试步骤。由于从焊盘441至结构层41之间的电学通路已经形成，故通过焊盘441对结构层41中的器件施加和/或采集电学信号，即可在晶圆级实现对结构层41中器件的测试。晶圆级测试的作用在于检测并记录出失效的器件，在后续封装实施之前可以先行剔除，避免其进入后续封装工艺而造成不必要的浪费。
[0031]附图4E所示，参考步骤S34，在所述窗口 421所在位置分割所述叠层晶圆。该步骤用于形成分离的芯片(DIE)，切割要保证焊盘441不被切断。本步骤中，由于切割是切断全部叠层晶圆的，粉末可以迅速从下表面排出，不会残留在焊盘441的表面。并且切割是通过窗口区域实施的，不会伤及其他的线路和器件。
[0032]以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种晶圆级封装方法，其特征在于，包括如下步骤: 提供一叠层晶圆，所述叠层晶圆包括衬底晶圆和密封帽层晶圆，以及夹在衬底晶圆和密封帽层晶圆之间的结构层，所述结构层通过粘结层粘附至衬底晶圆，所述衬底晶圆在朝向结构层的表面上设置有至少一焊盘，所述焊盘与所述结构层之间具有一间隙； 研磨减薄密封帽层晶圆至一目标厚度； 在密封帽层晶圆和结构层内形成窗口，所述窗口的位置对应于所述焊盘，从而将所述焊盘暴露出来。
2.根据权利要求1所述的晶圆级封装方法，其特征在于，所述方法还包括在所述窗口所在位置分割所述叠层晶圆的步骤。
3.根据权利要求1所述的晶圆级封装方法，其特征在于，所述研磨减薄密封帽层晶圆的步骤进一步是同时研磨减薄衬底晶圆和密封帽层晶圆。
4.根据权利要求3所述的晶圆级封装方法，其特征在于，进一步是采用双面研磨工艺同时减薄衬底晶圆和密封帽层晶圆。
5.根据权利要求1所述的晶圆级封装方法，其特征在于，在分割所述晶圆的步骤之前，进一步包括采用测试探针接触暴露出的所述焊盘，以测试结构层中的电学器件性能的步骤。
6.根据权利要求1所述的晶圆级封装方法，其特征在于，所述结构层包含有微机械器件。
7.根据权利要求6所述的晶圆级封装方法，其特征在于，所述密封帽层晶圆朝向结构层的表面具有一腔体，所述腔体用于保证结构层中的微机械器件的可动部分悬空。
8.根据权利要求1所述的晶圆级封装方法，其特征在于，所述在密封帽层晶圆和结构层内形成窗口的步骤中，进一步是利用双面对准光刻机确定窗口的形成位置，光刻所采用的对准标记与焊盘同层，并与焊盘在同一步骤中形成。
9.一种晶圆，包括衬底晶圆和密封帽层晶圆，以及夹在衬底晶圆和密封帽层晶圆之间的结构层，所述结构层通过粘结层粘附至衬底晶圆，所述衬底晶圆在朝向结构层的表面上设置有至少一焊盘，其特征在于，在密封帽层晶圆和结构层内具有一窗口，所述窗口的位置对应于所述焊盘，从而将所述焊盘暴露出来。
【文档编号】B81B7/00GK103466541SQ201310413714
【公开日】2013年12月25日 申请日期:2013年9月12日 优先权日:2013年9月12日
【发明者】王宇翔, 焦继伟 申请人:上海矽睿科技有限公司