专利名称：带电子电路的碳化硅微机电器件的利记博彩app
技术领域：
本发明涉及在碳化硅上形成器件，特别是在碳化硅上形成带电子电路的单片集成微机电器件。
背景技术：
目前微机电器件(MEMS)是形成在带集成电子电路的硅衬底上。然而，以硅为基础的电子电路不太适用于恶劣环境。越来越多的应用或MEMS器件被应用于恶劣环境，并且需要具有能承受高温的MEMS和电子电路更可靠的组合。
发明概要带电子电路的微机电(MEMS)器件形成在一个公共的碳化硅衬底上。MEMS器件作为碳化硅电子电路工艺的一部分而加工，这种工艺能形成体压敏电阻应变感应区或表面微加工静电感应区。
在一个实施例中，该电子电路工艺包括温度补偿金属-氧化物半导体(MOS)器件，它们通过专用的非易失存储器、可编程逻辑电子电路利用可编程数字功能来调整信号和控制系统。
利用碳化硅特有的材料特性，建立了一个加工带电子电路的单片集成的微机电器件的平台。各工艺步骤不仅能单独加工结构和电子部件，而且能将这些部件单片集成到同一衬底上。
在一个实施例中，电子电路是部分地加工的，形成一个保护层，然后再形成MEMS结构和其余的电子电路。对MEMS结构有几种选择，包括体微加工工艺(产生膜片或浮雕膜片或悬臂，其具有或不具有检测质量)和一个具有两个平面结构的结构层的表面微加工工艺。在此工艺中将机械运动转换成电信号的换能动作是从压敏电阻应变感应区(在体工艺中)或静电感应区(在表面微加工工艺中)产生的。
此工艺的电子电路部分包括补偿高温运行的MOS结构，它可用作模拟放大器或信号控制电子电路。另外，制造一些非易失存储器结构以提供编程的数字和逻辑功能。
在还有一个实施例中，将一个或几个碳化硅微机电器件连同电子电路集成在一个公共碳化硅衬底上。此MEMS器件是作为碳化硅电子电路工艺的一部分而制造的，这样可以从体微加工工艺至表面微加工工艺结构的广大MEMS范围内形成体压敏电阻应变感应区或表面微加工静电感应区。该电子电路工艺包括温度补偿MOS电子电路，它们用以通过专用的非易失存储器、可编程逻辑电子电路利用可编程数字功能来调整信号和控制系统。
附图简介
图1A-1N代表形成在碳化硅衬底上的电子电路和MEMS器件的剖面。
图2为形成不同结构的选择的框图。
图3表示在形成保护层后形成电子电路的剖面。
图4表示在形成保护层后的体微加工的剖面。
图5A-5E表示在形成保护层后的表面微加工的剖面。
发明详述以下的描述将参照构成本发明一部分的各附图，并以一些具体实施例说明本发明的具体实施。对这些实施例的描述详细到足以使本专业技术人员能实践本发明，并应指出，还可利用其它的实施例，而且可以从结构上，逻辑上和电气上加以改变而不超出本发明的范围。因而下面的描述不应看作是一种限制，本发明的范围将由所附权利要求书界定。
过去几年已经成功地实现把MEMS和电子电路单片集成在硅上。但是，这类器件一般在恶劣环境条件下将失效。形成在SiC上的器件在恶劣环境下的表现要好得多，不过很难将这类器件与电子电路集成在一块。
在以SiC为基础的MEMS与电子电路的集成中，一个主要问题是工艺。由于SiC对用于硅CMOS工艺中的大多数湿法刻蚀化学作用有惰性，我们可以用基于等离子体的深反应离子刻蚀(DRIE)来形成MEMS结构。这使电子器件集成过程面临一个特殊的问题，因为长时间的DRIE过程可以在电子器件和电子电路中造成损伤。为成功地生产出可用的MOSFET，维持一个金属氧化物半导体界面(在该处存在金属氧化物场效应晶体管(MOSFET)栅极)是很重要的。在形成MEMS结构的过程中必须保护这个界面。
在一个实施例中，在电子电路上面形成一个保护层(如电镀重金属)。由于SiC的刻蚀率慢，以氧化物为基础的保护层可能因刻蚀率太快而无法胜任。在一个实施例中，保护层的刻蚀率在数十微米镍量级。层厚不能很厚以保证成功地使用去除工艺。可以使用别的重金属。也可以使用一种寿命比SiC底板的刻蚀率长的牺牲掩模材料。在一个实施例中，这种牺牲层在氟化等离子体中具有1微米/分钟量级的刻蚀率。刻蚀时可以采用SF6、CF4或在氨池内的湿法刻蚀。在另一个实施例中，在电子电路形成之前在SiC衬底内切出一些要求形状的通孔，这有利于MEMS器件的形成。
本发明公开了一种将一个或几个碳化硅MEMS器件和电子电路集成在一块公用碳化硅衬底上的方法。此MEMS器件是作为碳化硅电子电路工艺的一部分加工的，这样可以形成体压敏电阻应变感应区或表面微加工静电感应区。在一个实施例中，该电子电路工艺包括温度补偿金属-氧化物半导体(MOS)器件，它们用以通过专用的非易失存储器、可编程逻辑电子电路利用可编程数字功能来调整信号和控制系统。
利用碳化硅特有的材料特性，建立了一个加工带电子电路的单片集成的微机电器件的平台。碳化硅的材料特性对加工提出了许多挑战。为对付这些挑战开发了一个独特的新颖工艺序列及独特的处理步骤，以便不仅能单独加工结构和电子部件，而且还能把这些部件单片集成到同一衬底上。为硅衬底研发的方法不能简单地用于碳化硅。为制造这些结构需要不同的加工方法。
在一个实施例中，电子电路是部分地加工的，然后再形成MEMS结构和其余的电子电路。对MEMS结构有几种选择，包括体微加工工艺(产生膜片或浮雕膜片或悬臂，其具有或不具有检测质量)和一个具有两个平面结构的结构层的表面微加工工艺。在此工艺中将机械运动转换成电信号的换能动作是从压敏电阻应变感应区(在体工艺中)或静电感应区(在表面微加工工艺中)产生的。
此工艺的电子电路部分包括补偿高温运行的MOS结构，它们可用作模拟放大器或信号控制电子电路。另外，制造一些固定的存储器结构以提供编程的数字和逻辑功能。
在还有一个实施例中，将一个或几个碳化硅微机电器件连同电子电路集成在一个公用碳化硅衬底上。此MEMS器件是作为碳化硅电子电路工艺的一部分而制造的，这样可以从体微加工工艺至表面微加工工艺结构的广大MEMS范围内形成体压敏电阻应变感应区或表面微加工静电感应区。该电子电路工艺包括温度补偿MOS电子电路，它们用以通过专用的非易失存储器、可编程逻辑电子电路利用可编程数字功能来调整信号和控制系统。
将SiC MEMS与SiC电子器件和电子电路工艺单片集成的详细加工流程如下所述。利用这种工艺除MEMS结构以及功能性电子器件和电子电路形成为工作在280℃左右。此工艺可以在流程的开始，中间，或终了加工MEMS结构。如果MEMS元件是在任何电子器件处理之前加工，那必须小心保证不让MEMS结构在离子注入激活热循环(在1600℃下处理30分钟)过程中损坏。最理想是在紧接着全部离子注入和高温激活步骤就加工MEMS结构。另外，也可以在全部电子器件处理完毕之后加工MEMS结构。在这种情况下，要在电子电路的顶面淀积一层厚的保护性钝化电介质。由于形成MEMS结构所用的DRIE步骤要持续很长时间，在加工之前可能要对电子电路布局作仔细考虑。举例来说，有一种布局是这样安排的，使得制成的器件和电子电路通过～15μm厚的镍DRIE掩模来抵御高能束等离子体的作用。
还可以形成另外一些电子器件，这包括P-N和肖特基二极管、MOS和MIM电容器，N和P-增强MOSFET，N-型敞开耗尽性NMOSFET，和用来处理从MEMS结构来的数据的信号调整放大器电子电路。这些器件和电子电路在～280℃或更高的温度下都能工作。其它的MEMS结构包括带有用来检测应变的压敏电阻的体微加工圆膜片压力/加速度传感器。
下面是一个加工碳化硅电子电路和MEMS结构的工艺流程例，如图1A至1N所示。
图1A示出一个单晶碳化硅衬底100，用作工艺的开始。在一个实施例中，在形成电子电路之前，在晶片上形成约3μm的SiC外延层以提供基本衬底。可以对该外延层进行掺杂至所需的浓度。在另一些实施例中，采用离子注入将衬底掺杂至所需浓度。
衬底100的表面用溶剂清洗和酸洗处理干净。在一个实施例中，至少一个表面100的状况是这样处理的，衬底中刻蚀出一个对准标记103，用作不同掩模步骤的对准。这样的标记可以有多个。对表面100作图以形成P阱104。通过离子注入或选择性外延引入P型掺杂剂而形成P阱。然后对该表面再次作图形成N阱。通过离子注入或选择性外延引入N型掺杂剂而形成N阱。接着对表面100作图，通过离子注入或选择性外延引入P型掺杂剂，以在PFET器件中形成P+区108。然后对表面100作图，通过离子注入或选择性外延引入N型掺杂剂，以在NFET器件中形成N+区106。
然后对MOSFET进行阈值调整注入，如图中110和112所示。这种阈值调整注入可以降低增强型MOSFET的阈值电压并实现敞开耗尽性模MOSFET。接着如图1B所示淀积一个场电介质层114，然后对它作图形成一些活性区。从图1C可看见有一层栅极电介质116被热生长或淀积并已作图。在118处淀积一个多晶硅层(掺杂或未掺杂)或其它栅极材料。在图1D的118处对栅极层进行作图以形成栅极1。
在图1E中热生长或淀积一层电介质120。淀积一层多晶硅(掺杂或未掺杂)或其它栅极材料。在步骤124对栅极层作图以形成栅极2。
如图1F所示，根据不同的选择形成P+和/或N+型欧姆触电。在第一种选择中，在一个退火步骤之后分别对P+和N+触电淀积同一种金属128、130。在一种替代方案中，这同一金属实际上是适于形成触电的各种金属的组合。在第二种选择中，经过一个退火步骤之后，在几个分开的步骤中淀积金属形成P+和N+触电。在第三种选择中，淀积金属并在各分开步骤中对P+和N+触电进行退火，这些都分别在128和130处表示。
从图1G可看见淀积了一层电介质134。在图1H中显示了到多晶硅栅极的一些通路。然后对电介质层134作图并刻蚀以形成源/漏通路，栅极1通路136和栅极2通路138在图1H中示出。从图1I可看见各通路用金属140填充。图1J显示金属1层144的淀积，作图和刻蚀。然后淀积一层电介质148。对该电介质层进行作图和刻蚀以形成金属间的通路150(见图1K)。金属间通路用金属154填充(见图1L)。然后淀积金属2层160并作图和刻蚀(见图1M)。此层被用作另一个互连层。接着再淀积一层电质162(见图1N)。电介质162较厚，被用作保护层，以防止形成在它下面形成后的电子器件随着MEMS结构的刻蚀被剥蚀。
如图2所示，在电介质淀积之后可以有几种选择。方框210说明选择和挑选的能力。第一种选择是，如只需形成电子电路则选择A220。若包含带电子电路的表面微加工MEMS结构，则选择B230。若包含带电子电路的体微加工MEMS结构，则选择C240。若体和表面微加工结构两者都需要，则利用另一种选择250，它包含两种或多种选择，如先使用选择B，再用选择C。
图3的剖面示出选择A。选择A只用来形成电子电路。对电介质进行作图和刻蚀以形成垫切口310。也可以在衬底中切得较深，使它能直接接触衬底。这在形成肖特基壁垒二极管等时可能有用。
选择B示于图4的剖面，它表示体微加工工艺。利用第二个，或背面掩膜对衬底的背面410作图。然后进行背面刻蚀以形成开口415和420。接着利用顶面掩模对衬底的第二面425作图。然后进行顶面刻蚀，以提供通过开口420至背面410的通孔430开口。通过这些刻蚀形成一个分离结构433。在一个实施例中，各种分离结构包括悬臂，有质量的梁，或浮雕结构。电介质经作图和刻蚀后形成垫切块435。经过刻蚀后仍保留金属层160的残迹。
必须指出，各图中所画的尺寸是不按比例的，且某些特征相对其它而言跨大了许多，以增强它们的可视性。在一个实施例中，衬底大约是100至300μm厚，而形成在衬底顶面上各层的厚度约3至5μm。P阱104约1μm厚，且开口415伸入衬底顶面约50μm。这些尺寸仅仅是作为一个例子，它们可以有很大变化，但仍属于本发明的范围。
对于表面微加工工艺的选择C示于图5A-5E。如图5A所示，在已作图的金属底平面515的顶面上淀积了一个钝化和牺牲电介质层510。金属层形成在SiO2等绝缘体电介质的顶面上。在作图之后通过对金属底平面515的刻蚀形成一个通路520或多个通路。在淀积一个第一结构层525并对它作图后，再淀积第二牺牲氧化物530，如图5B所示。图5C中在作图之后在第一结构层525中形成一个或多个通路535。图5D中淀积一个第二结构层540并作图。然后形成垫切口并将牺牲层510刻蚀成同时分开的结构525和540。
利用这种制造工艺制成的器件的一个例子是用在高加速度，高重力负荷和高温下的智能微系统。
在一个加工实例中，此工艺从1英寸直径的晶片开始(利用Cree公司的研究级n-型6H-SiC(与0001方向偏离3.5°)晶片)。此晶片包含一个～5μm厚的n-型(nd＝2.9×1015cm-3)外延层。在一个实施例中，采用非自对准工艺加工电子电路。利用600℃(P-阱，N+和P+注入)和室温(阈值调整注入)下的离子注入来形成P-阱，N+和P+区，并调整敞开耗尽型模NMOSFET的阈值电压。在一个实施例中所采用的注入物质的剂量和能量如下所示。由于保护层所提供的保护，可以采用其它许多剂量和能量水平。为获得所需不同的器件特性，可以改变这些剂量和能量水平。
P+(铝)在40keV时2.2×1014cm-2、在80keV时3.4×1014cm-2、在130keV时4×1014cm-2、在210keV时1×1015cm-2。
N+(氮)在30keV时4×1015cm-2、在65keV时6×1015cm-2、在115keV时84×1015cm-2、在190keV时1.4×1016cm-2。
P-阱(硼)在15keV时3.75×1012cm-2、在35keV时6.3×1012cm-2、在70keV时9.3×1012cm-2、在125keV时1.44×1013cm-2、在230keV时2.69×1013cm-2、在360keV时6×1013cm-2。
N-阈值调整注入(氮)在23keV时1×1012cm-2、在58keV时1.5×1012cm-2、在110keV时2×1012cm-2、在190keV时3.8×1012cm-2。
在离子注入和后续RCA清洗之后，热生长一薄(～200A)层二氧化硅并通过HF浸泡剥离。在氩气环境中在1600℃下进行30分钟的综合“注入激活”。经过第二次RCA清洗后，采用生长(在1150℃下持续2小时)和淀积(在800℃)栅极氧化物的组合形成总厚度为750埃的栅极电介质。分别用铝和钛在P+区和N+区形成欧姆触电，且用铂作为两个金属层的互连金属。
权利要求
1.一种在具有慢刻蚀率的碳化硅衬底上形成电子电路和微机电结构的方法，包括在衬底上形成电子电路；在电子电路上形成一个保护层，其刻蚀率慢于碳化硅衬底的刻蚀率；形成一个由衬底支撑的微机电结构。
2.如权利要求1所述的方法，其中所述电子电路包含场效应晶体管。
3.如权利要求1所述的方法，其中保护层包含重金属层。
4.如权利要求3所述的方法，其中保护层是电镀的。
5.如权利要求3所述的方法，其中保护层具有约1微米/分钟的蚀率率。
6.如权利要求3所述的方法，其中保护层包含镍。
7.如权利要求1所述的方法，其中保护层形成约10微米厚。
8.如权利要求1所述的方法，其中微机电结构包含一个传感器。
9.如权利要求1所述的方法，其中微机电结构从包括压敏电阻应变传感器和静电感应区的组中选择。
10.如权利要求1所述的方法，其中电子电路包括温度补偿金属氧化物半导体器件。
11.如权利要求10所述的方法，其中电子电路在280℃或280℃以上的温度起作用。
12.如权利要求11所述的方法，还包括在衬底顶面上生长一个SiC外延层。
13.如权利要求11所述的方法，还包括用离子注入将杂质注入衬底内。
14.如权利要求1所述的方法，其中电子电路是在保护层和微机电结构之前形成的。
15.如权利要求1所述的方法，其中保护层是在形成微机电结构之前形成的。
16.如权利要求1所述的方法，其中部分微机电结构是在形成电子电路之前形成的。
17.一种在碳化硅衬底上形成器件的方法，该方法包括用离子注入或选择性外延形成场效应晶体管的阱；调整场效应晶体管的阈值；形成场效应晶体管的电极；形成欧姆触电；形成源/漏极，和多栅极通路；限定金属间通路；形成金属保护层；在金属保护层上形成一层电介质；在形成金属保护层后形成微机电器件。
18.如权利要求17所述的方法，其中微机电器件形成在衬底的一面，在相对的一面形成晶体管。
19.如权利要求17所述的方法，其中保护层是电镀的。
20.如权利要求17所述的方法，其中保护层的刻蚀率约为1微米/分钟。
21.如权利要求17所述的方法，其中保护层包括镍。
22.如权利要求17所述的方法，其中保护层形成约10微米厚。
23.如权利要求17所述的方法，其中微机电结构包括探测器。
24.如权利要求17所述的方法，其中微机电结构从压敏电阻应变传感器和静电感应区构成的组中选择。
25.如权利要求17所述的方法，其中电子电路包括温度补偿金属氧化物半导体器件。
26.如权利要求17所述的方法，还包括在衬底顶面生长一个SiC外延层。
27.一种在碳化硅衬底上形成器件的方法，包括用离子注入或选择性外延形成场效应晶体管的阱；调整场效应晶体管的阈值；形成场效应晶体管的电极；形成欧姆触电；限定源/漏极，和多栅极通路；形成金属间通路；形成金属保护层；在金属保护层上形成一层电介质；形成至金属基平面的通路；形成各结构层；以及分离各结构层。
28.一种在碳化硅衬底上形成的器件，该器件包括形成在衬底上的电子电路；在电子电路上面的保护层残迹，其刻蚀率慢于碳化硅衬底的刻蚀率；由衬底支撑的微机电结构。
全文摘要
一种在具有慢刻蚀率的碳化硅衬底上形成电子电路和微机电器件的方法，它是通过在衬底上形成电子电路进行的。在电子电路上面形成一个保护层，其具有慢于碳化硅衬底的刻蚀率。然后形成由衬底支撑的微机电器件结构。此电子电路在一个实施例中包括场效应晶体管，且该保护层包括一种重金属层。
文档编号B81B3/00GK1652995SQ03810349
公开日2005年8月10日 申请日期2003年3月7日 优先权日2002年3月8日
发明者凯文·科恩盖, 安德鲁·瑞安·阿特韦尔, 米黑拉·鲍尔塞奴, 乔恩·达斯特, 埃斯金德·黑卢, 李彻 申请人:康乃尔研究基金会有限公司