专利名称：存储器的高速感测电路及方法
技术领域：
本发明是关于一种用于存储器的高速感测电路，特别是关于一种利用电荷转移的技巧来提高读取存储器内部数据速率的感测电路。
背景技术：
半导体存储器的数据读取是利用电压感测放大器(voltage senseamplifier)或电流感测放大器(current sense amplifier)来达成。电压感测放大器的原理是感测存储器的感测节点在数据读取期间的电压变化，以决定数据的逻辑值。不幸地，在高速元件中，常因制程变动或偏差使得数据读取容易发生错误，造成系统的不正常运作。
发明内容
本发明提出一种检测不同路径的电荷转移所产生的电荷差值，以达到高速感测的目的。因为经由不同路径进行预充电(pre-charge)与感测数据所产生的电荷量并不相同；因此只要些微的电荷量差即可感测到存储器数据。本发明的目的，在于提供一种存储器内部数据读取的高速感测电路。所述感测电路是将电荷存储元件插入感测节点与判断电路之间，使得数据读取期间感测节点只要有些微的电压变化，判断电路就能立即地产生相应的输出，因而达到快速感测的目的。
根据本发明，一种存储器的高速感测电路及方法包括连接一预充电电路至所述存储器的感测节点以及在所述感测节点与判断电路之间连接一电荷存储元件。在预充电期间，所述感测节点被充电至一预充电电压，然后在感测期间，当存储阵列连接至感测节点时，藉由所述电荷存储元件的电压变化，使判断电路能快速感测出记忆数据。优选的是，所述判断电路包括一比较器，使所述感测电路有较大的噪声容忍能力。
具体来讲，按照本发明的一个方面，提供了一种存储器的高速感测电路，用以在一感测期间感测一感测节点上的电压变化从而决定所述存储器的存储数据，所述感测电路包括一预充电电路，在所述感测期间以前的预充电期间，对所述感测节点充电至一预充电电压；一判断电路，连接到一输入信号，用于在所述感测期间根据所述输入信号输出一数据信号；一电荷存储元件，耦接在所述感测节点及判断电路的输入之间；以及一开关，连接在所述判断电路的输入与输出之间，用以在所述预充电期间旁通判断电路。
按照本发明的另一个方面，提供了一种存储器的高速感测电路，用以在一感测期间感测一感测节点上的电压变化而决定所述存储器的存储数据，所述感测电路包括一预充电电路，在所述感测期间以前的预充电期间，对所述感测节点充电至一预充电电压；一判断电路，连接到一输入信号，用以在所述感测期间根据所述输入信号输出一数据信号；一第一电荷存储元件，耦接在所述感测节点及判断电路的输入之间；一第二电荷存储元件，受控在所述感测期间插入所述判断电路的输入与一参考电压之间，以从所述第一电荷存储元件移转一电荷量；以及一开关，连接在所述判断电路的输入与输出之间，用以在所述预充电期间旁通所述判断电路。
按照本发明的再一个方面，提供了一种存储器的高速感测方法，用以从所述存储器的感测节点感测所述存储器的存储数据，所述方法包括下列步骤连接一电荷存储元件至所述感测节点；在预充电期间对所述感测节点充电至预充电电压；在感测期间连接存储阵列至所述感测节点；以及根据所述电荷存储元件产生的电压变化决定一数据信号。
对于本领域技术人员而言，从以下所做的详细叙述配合伴随的图示本发明将能够更清楚地被了解，其上述及其他目的及优点将会变得更明显，附图中图1是根据本发明的第一实施例的示意图；图2是图1的装置的第一实施例电路；图3是图1的装置的第二实施例电路；图4是根据本发明的第二实施例的示意图；图5是图4的装置的一个实施例电路。
对于附图中的元件及其相应的附图标记说明如下100 存储器电路102 电流镜104 MOS晶体管 106 MOS晶体管108 参考阵列 110 存储阵列112 MOS晶体管 114 MOS晶体管120 预充电电路124 感测节点128 电荷存储元件 132 开关134 判断电路 200 存储器电路202 电流镜203 MOS晶体管204 MOS晶体管 205 MOS晶体管206 MOS晶体管 208 参考阵列210 存储阵列 212 MOS晶体管214 MOS晶体管 216 MOS晶体管218 反相器220 MOS晶体管222 MOS晶体管 224 感测节点228 电容 232 开关234 反相器300 存储器电路316 MOS晶体管 318 反相器320 MOS晶体管 322 MOS晶体管324 感测节点 328 电容330 Va节点332 开关334 比较器338 比较器参考电压400 存储器电路402 电流镜404 MOS晶体管 406 MOS晶体管408 参考阵列 410 存储阵列412 MOS晶体管 414 MOS晶体管420 预充电电路424 感测节点428 电荷存储元件 432 开关434 判断电路 438 电荷存储元件440 开关 500 存储器电路520 MOS晶体管 524 感测节点
528 电容 532 开关534 反相器538 电容540开关具体实施方式
图1显示本发明的一实施例，其中存储器电路100包括电流镜102、参考阵列108及存储阵列110，信号BIAS开关晶体管104及106以分别连接参考阵列108及存储阵列110到电流镜102，信号GN为数据读取的致能信号。电流镜102的参考端连接到晶体管104，晶体管112受控于信号GN以连接参考阵列108到电源电压Vss。电流镜102的镜射端经感测节点124连接晶体管106，晶体管114受控于信号GN以连接存储阵列110到电源电压Vss。预充电电路120耦接至感测节点124，感测节点124亦连接电荷存储元件128，电荷存储元件128连接至判断电路134。此外，一开关132跨接在判断电路134的输入Va与输出OUT之间。
预充电电路120及开关132受控于预充电信号，在预充电期间，所述预充电信号控制预充电电路120以及开关132导通，使所述预充电电路120将感测节点124充电至一预充电电压。当此电路切换到感测模式后，预充电电路120不再作用，且开关132开路，信号BIAS控制晶体管104与106导通，以及信号GN控制晶体管112与114导通，在存储阵列110中所存储的数据经由电流镜102比较参考阵列108而在感测节点124产生电压变化。所述电压变化值经由电荷存储元件128会立即呈现在判断电路输入端Va上，再由判断电路134判断后输出其数据。
图2所示为图1电路的一实施例，存储器电路200如现有的技术，包括电流镜202、参考阵列208及存储阵列210，信号GN为数据读取的致能信号。电流镜202包含参考端晶体管203连接到晶体管204与镜射端晶体管205经感测节点224连接到晶体管206，晶体管216受控于预充电信号连接电源电压Vdd至晶体管205。
晶体管220连接到电源电压Vdd，晶体管222连接在晶体管220与感测节点224之间，晶体管220的栅极耦接到反相器218的输出，反相器218的输入耦接预充电信号，晶体管222的栅极耦接到信号BIAS。电容228连接在感测节点224及反相器234之间。另外，一开关232跨接在反相器234的输入Va与输出OUT之间。
在预充电期间，预充电信号为“1”，所述信号控制晶体管216截止，切断电流镜202镜射端晶体管205的电源。另外，预充电信号经过反相器218使得晶体管220导通，经晶体管222对感测节点224充电至一预充电电压。开关232亦受控于预充电信号为“1”而导通，电容228因此而存储电荷。
在预充电之后的感测期间，晶体管216受控于预充电信号为“0”而导通，信号BIAS与GN使得晶体管204、206、212、214导通，存储器200中所存储的数据经由感测节点224使电容228上产生电荷变化。当所感测的数据为“1”时，电容228上的电荷变化量很小，无法使得后级的反相器234改变状态；而当数据为“0”时，电容228上的电荷变化量较大，足够使反相器234改变状态，因此，此电路是藉由电荷转移的变化量来读取存储器200内部数据。
图3所示是图1电路的第二实施例，其与图2的电路相同，但是判断电路使用比较器334。比较器334具有一负输入330与一正输入338，负输入330连接至电容328，正输入338连接至一参考信号Vref，一开关332跨接在比较器334的负输入330与输出OUT之间。在此实施例中，参考信号Vref输入一电压至比较器334的正输入338。在预充电期间，开关332受预充电信号控制导通造成比较器的负反馈，负输入端330与正输入端338虚短路电位相等。在感测期间，开关332受预充电信号控制断开，使得电容328在负输入330只要有电荷变化，立即反应于输出OUT。此电路的噪声容忍度较图2的电路高。
图4为本发明的另一实施例，预充电电路420耦接至感测节点424及电荷存储元件428，电荷存储元件428连接至另一电荷存储元件438以及判断电路434，电荷存储元件438连接至开关440，开关440受控连接电荷存储元件438至一参考电压Vo，开关432跨接在判断电路434的输入Va与输出OUT之间。
预充电电路420及开关432受控于预充电信号，在预充电期间，所述预充电信号控制预充电电路420以及开关432导通，使所述预充电电路420将感测节点424充电至一预充电电压。当此电路切换到感测模式后，预充电电路420不再作用，且开关432开路，信号BIAS控制晶体管404与406导通，以及信号GN控制晶体管412与414导通，在存储阵列410中所存储的数据经由电流镜402比较参考阵列408而在感测节点424产生电压变化。所述电压变化值经由电荷存储元件428及438会立即呈现出判断电路输入端Va上，再由判断电路434判断后输出其数据。
在预充电与感测数据期间，因为电荷守恒原理使电荷存储元件428与438存储的总电荷量维持不变。所以只要电荷存储元件维持一定比值，则电荷量差值会依其比值大小而决定。利用此特性便可以利用判断电路将数据快速输出。
图5是图4电路的一实施例，其电荷存储元件528及538为具一比例的两个电容。晶体管520受控于预充电信号连接电源电压Vdd至感测节点524，感测节点524连接电容528，电容528连接至电容538以及反相器534，电容538连接至开关540，以受控连接至接地端GND，开关532跨接在反相器534的输入Va与输出OUT之间。
晶体管520及开关532受控于预充电信号，在预充电期间，所述预充电信号控制晶体管520以及开关532导通，使晶体管520将感测节点524充电至一预充电电压。当此电路切换到感测模式后，晶体管520停止作用，且开关532开路。存储器电路500在感测节点524的电压变化值经由电容528及538会立即呈现在判断电路输入端Va上，再由判断电路534判断后输出其数据。
在此实施例中使用反相器534作为判断电路，在不同的实施例中，亦可使用比较器或其他类似的装置。
以上对于本发明的较佳实施例所做的叙述是为阐明的目的，而无意限定本发明精确地为所揭露的形式，基于以上的教导或从本发明的实施例学习而作修改或变化是可能的，实施例是为解说本发明的原理以及让本领域技术人员以各种实施例利用本发明在实际应用上而选择及叙述，本发明的技术思想由权利要求及其等效替换形式来决定。
权利要求
1.一种存储器的高速感测电路，用以在一感测期间感测一感测节点上的电压变化从而决定所述存储器的存储数据，所述感测电路包括一预充电电路，在所述感测期间以前的预充电期间，对所述感测节点充电至一预充电电压；一判断电路，连接到一输入信号，用于在所述感测期间根据所述输入信号输出一数据信号；一电荷存储元件，耦接在所述感测节点及判断电路的输入之间；以及一开关，连接在所述判断电路的输入与输出之间，用以在所述预充电期间旁通判断电路。
2.如权利要求1的感测电路，其中所述预充电电压小于电源电压。
3.如权利要求1的感测电路，其中所述判断电路包括一反相器。
4.如权利要求1的感测电路，其中所述判断电路包括一比较器，用以比较所述输入信号与一参考电压，以确定所述数据信号。
5.一种存储器的高速感测电路，用以在一感测期间感测一感测节点上的电压变化而决定所述存储器的存储数据，所述感测电路包括一预充电电路，在所述感测期间以前的预充电期间，对所述感测节点充电至一预充电电压；一判断电路，连接到一输入信号，用以在所述感测期间根据所述输入信号输出一数据信号；一第一电荷存储元件，耦接在所述感测节点及判断电路的输入之间；一第二电荷存储元件，受控在所述感测期间插入所述判断电路的输入与一参考电压之间，以从所述第一电荷存储元件移转一电荷量；以及一开关，连接在所述判断电路的输入与输出之间，用以在所述预充电期间旁通所述判断电路。
6.如权利要求5的感测电路，其中所述预充电电压小于电源电压。
7.如权利要求5的感测电路，其中所述判断电路包括一反相器。
8.如权利要求5的感测电路，其中所述判断电路包括一比较器，用以比较所述输入信号与一第二参考电压，以确定所述数据信号。
9.如权利要求5的感测电路，还包括第三开关，受控连接所述参考电压至所述第二电荷存储元件。
10.一种存储器的高速感测方法，用以从所述存储器的感测节点感测所述存储器的存储数据，所述方法包括下列步骤连接一电荷存储元件至所述感测节点；在预充电期间对所述感测节点充电至预充电电压；在感测期间连接存储阵列至所述感测节点；以及根据所述电荷存储元件产生的电压变化决定一数据信号。
11.如权利要求10的方法，还包括步骤在所述感测期间连接第二电荷存储元件至所述第一电荷存储元件，以从所述第一电荷存储元件移转一电荷量。
12.如权利要求11的方法，还包括步骤连接一参考电压至所述第二电荷存储元件。
全文摘要
一种于存储器内部数据读取时利用高速电荷转移技巧的感测电路，用以感测数据输入端的电压变化，其根据预充电与数据读取期间，所产生的电荷转移量之差，来达到高速感测的目的。
文档编号F25B41/04GK1523607SQ0310449
公开日2004年8月25日 申请日期2003年2月18日 优先权日2003年2月18日
发明者唐春安, 孙毓懋 申请人:义隆电子股份有限公司