专利名称：半导体设备的利记博彩app
技术领域：
本发明涉及微电子技术领域，特别涉及一种半导体设备。
背景技术：
随着等离子体(Plasma)技术的不断发展，等离子体设备已经被广泛地应用于制造集成电路(IC)或光伏(PV)产品的制造工艺中。平行板电容耦合等离子体(Capacitively Coupled Plasma，简称CCP)设备由于放电的原理简单，并且与电子回旋共振等离子体 (Electron Cyclotron Resonance Plasma,以下简称ECR)设备产生的等离子体和感应耦合等离子体anductively Coupled Plasma,以下简称ICP)产生的等离子体相比相对比较均勻，因此在光伏产品制造行业中得到了广泛的应用。目前，平板式等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,以下简称PECVD)设备是应用 CCP 原理的设备。平板式PECVD设备根据成膜方式的不同主要分为直接法设备和间接法设备两种，这两种设备都是由平板式载板承载晶片。直接法设备中的载板接地，上电极接中频或者射频，在上电极和载板之间形成等离子体；间接法设备中的载板不接地，只起到传输作用， 电极板接高频或者微波，离子放电时空间中就结合成减反膜并由扩散作用沉积在晶片表面上。直接法设备为了实现载板接地，通常都是采用上镀膜的方式。图1为一种平板式PECVD设备的结构示意图，该平板式PECVD设备为平板式直接法上镀膜PECVD设备。如图1所示，该平板式PECVD设备包括反应腔室11、设置于反应腔室11内部的上极板14和载板17，上极板14连接有射频电源13，载板17直接接地或者接射频电源(此种情况图中未示出)，上电极14上设置有进气口 12，反应腔室11上设置有位于载板17下方的排气口 19，反应腔室11上还设置有用于测量反应腔室11内部压力的真空计18，载板17上放置有晶片16。其中，载板17可以作为下极板。反应腔室11内部一般处于真空状态，工艺气体通过上极板14上的进气孔15进入反应腔室11内部，并在真空计18 的监控下通过排气口 19的排气将反应腔室11内部控制在一定压力下。射频电源13通过上极板14向反应腔室11内部提供能量，在上极板14和载板17之间产生射频电场，以将工艺气体激发成等离子体15，从而对放置于载板17上的晶片16进行镀膜工艺处理，进行工艺处理后的气体通过排气口 19排出反应腔室11。图2为采用图1中的平板式PECVD设备的晶片处理系统的结构示意图，如图2所示，该晶片处理系统包括预热设备2、平板式PECVD 设备1和冷却设备3。其中，预热设备2包括预热腔室21和设置于预热腔室21内部的红外灯管M ；冷却设备3包括冷却腔室31和设置于冷却腔室31内部的冷却装置32 ；平板式 PECVD设备1的结构可参见图1中的描述。结合图1和图2所示，装满晶片16的载板17首先被传送到预热腔室21中，由红外灯管M对载板17上的晶片16进行加热处理；当加热到一定温度后载板17传入平板式PECVD设备1，平板式PECVD设备1对载板17上的晶片16 进行镀膜工艺处理；工艺处理完成后载板17传入冷却腔室31中，由冷却装置32对整个载板17进行冷却处理，冷却到一定温度后载板17被传出冷却腔室31，并在指定地点进行装卸片，即将进行过工艺处理的晶片16从载板17上取走，并将待处理的晶片16放置于载板17
4之上。进而重复上述过程对待处理的晶片16进行工艺处理。但是，上述平板式PECVD设备存在如下缺陷由于该平板式PECVD设备对晶片进行镀膜工艺处理时采用的是上镀膜方式，即晶片的镀膜表面朝上，这样在工艺处理过程中产生的颗粒或者长时间运行后上极板剥落的颗粒会掉落到晶片的镀膜表面上，从而降低了晶片的质量并影响了晶片的外观。
发明内容
本发明提供一种半导体设备，用于提高晶片的质量并避免对晶片外观的影响。为实现上述目的，本发明提供了一种半导体设备，包括包括反应腔室、吸附组件和用于向所述反应腔室的内部提供射频功率的射频装置；所述吸附组件位于所述反应腔室的内部，并设置于所述反应腔室的顶部，所述吸附组件用于吸附晶片；所述反应腔室的底部设置有进气口，所述进气口为向所述反应腔室引入工艺气体的通道。进一步地，所述射频装置包括气体分配板和射频电源，所述射频电源连接于所述气体分配板；所述气体分配板位于所述反应腔室的内部，并靠近所述反应腔室内的底部设置，且通过绝缘部件与所述反应腔室内的底部连接以构成进气腔，所述进气腔与所述进气 □连通。 进一步地，所述气体分配板为金属板。进一步地，所述吸附组件为一顶部开设有多个第一通孔的罩状体，所述罩状体扣设于所述反应腔室的顶部；且所述反应腔室的顶部设置有与所述罩状体相连通的控压抽气出口。进一步地，当所述反应腔室的内部压强与所述罩状体的内部压强之差为指定值时，所述晶片吸附于所述罩状体顶部的第一通孔上。进一步地，所属半导体设备还包括第一真空规和第二真空规；所述第一真空规位于所述反应腔室的外部，且设置于所述反应腔室的底部或侧部，该第二真空规用于检测所述反应腔室的内部压强；所述第二真空规位于所述反应腔室的外部，且设置于所述罩状体所扣设的所述反应腔室的顶部范围内，该第二真空规用于检测所述罩状体的内部压强。进一步地，所述反应腔室的顶部还设置有位于所述罩状体外围的排气口 ；则所述半导体设备还包括控制器和与所述控制器连接的排气装置，所述控制器与所述第一真空规和所述第二真空规连接，所述排气装置与所述控压抽气出口和所述排气口连接；所述控制器，用于根据所述反应腔室的内部压强和所述罩状体的内部压强，控制所述排气装置；所述排气装置，用于在所述控制器的控制下，通过所述控压抽气出口和所述排气口分别对罩状体和反应腔室进行排气，以使所述反应腔室的内部压强与所述罩状体的内部压强之差为指定值。进一步地，所述指定值大于所述晶片的重量与所述晶片的面积的比值。进一步地，所述罩状体顶部设置有多个通孔区域，每个通孔区域内包括多个所述第一通孔，每个通孔区域内所述第一通孔分布的面积小于所述晶片的面积。进一步地，所述半导体设备还包括载板，所述载板包括多个晶片槽，所述晶片槽为镂空结构，所述晶片槽用于放置所述晶片，每个所述晶片槽对应于一个所述通孔区域。进一步地，所述晶片槽的深度大于所述晶片的厚度。进一步地，所述晶片槽的材料为炭炭复合材料。进一步地，所述罩状体中设置有加热器，所述加热器用于对所述罩状体的顶部进行加热。本发明具有以下有益效果本发明提供的技术方案中，半导体设备包括反应腔室、吸附组件和用于向反应腔室的内部提供射频功率的射频装置。吸附组件位于反应腔室的内部，并设置于反应腔室的顶部，吸附组件用于吸附晶片。反应腔室的底部设置有进气口，进气口为向反应腔室引入工艺气体的通道。本发明中晶片吸附于位于反应腔室顶部的吸附组件上，晶片的镀膜工艺处理表面朝下，这样避免了镀膜工艺处理过程中产生的颗粒或者长时间运行后上极板剥落的颗粒掉落到晶片表面的问题，从而提高了晶片的质量并避免了对晶片外观的影响。
图1为一种平板式PECVD设备的结构示意图；图2为采用图1中的平板式PECVD设备的晶片处理系统的结构示意图；图3为本发明实施例一提供的一种半导体设备的结构示意图；图4为图3中气体分配板的俯视图；图5为图3中半导体设备的俯视图；图6为图3中罩状体顶部的示意图；图7为图6中第一通孔的剖面图；图8为本发明实施例一中载板的结构示意图。
具体实施例方式为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的半导体设备进行详细描述。图3为本发明实施例一提供的一种半导体设备的结构示意图，如图3所示，该半导体设备包括反应腔室41、吸附组件和用于向反应腔室41的内部提供射频功率的射频装置。吸附组件位于反应腔室41的内部，并设置于反应腔室41的顶部，吸附组件用于吸附晶片。反应腔室41的底部设置有进气口 45，进气口 45为向反应腔室41引入工艺气体的通道。本实施例中，射频装置包括气体分配板43和射频电源44，且气体分配板43连接于射频电源44，气体分配板43位于反应腔室41的内部，并靠近反应腔室41内的底部设置。 气体分配板由金属材料制成，因此可作为电极板将射频电源44所提供的射频功率引入反应腔室41内，优选地，气体分配板的材料可以为铝或者不锈钢。本实施例中，为使气体分配板43更好地起到分配工艺气体气流的作用，需使气体分配板43与反应腔室41构成一进气腔，且该进气腔与进气口 45连通；但由于反应腔室41接地(如图3所示)的缘故，气体分配板43必需通过绝缘部件M与反应腔室41的底部相连接以构成所述进气腔。图4为图3中气体分配板的俯视图，如图4所示，气体分配板43上开设有用于使工艺气体通过的第二通孔49。优选地，第二通孔49的数量可以为多个，并且均勻排布于气体分配板43上。优选地，第二通孔49的形状可以为圆形或者方形，图4中以圆形为例进行描述。进一步地，第二通孔49还可以为其它形状，此处不再一一列举。本实施例中，进气口 45位于气体分配板43的下方，从进气口 45进入的工艺气体可以通过气体分配板43上的第二通孔49进入到反应腔室41的腔体中。本实施例中，绝缘部件M固设于反应腔室41的底部，气体分配板43安装于绝缘部件M上。绝缘部件M的数量可以为一个或者多个，优选地，本实施例中绝缘部件M的数量为二个。绝缘部件M使反应腔室41和气体分配板43之间实现电气隔离。本实施例中，进气腔还可以称为勻流腔。本实施例中，吸附组件可以为一顶部开设有多个第一通孔48的罩状体42，罩状体 42扣设于反应腔室41的顶部；且反应腔室41的顶部设置有与罩状体42相连通的控压抽气出口 47。本实施例中，当反应腔室41的内部压强大于罩状体42的内部压强，晶片16才可以吸附于罩状体42顶部的第一通孔48上。具体地，当反应腔室41的内部压强与罩状体42 的内部压强之差为指定值时，晶片16会吸附于罩状体42顶部的第一通孔48上。优选地， 指定值可以大于晶片16的重量与晶片16的面积的比值。本实施例中，半导体设备可以为PECVD设备，具体地，该PECVD设备设备为平板式直接法下镀膜PECVD设备。当半导体设备为PECVD设备时，吸附组件可吸附多个晶片。本实施例中，半导体设备还包括第一真空规50和第二真空规51。第一真空规50 位于反应腔室41的外部，且设置于反应腔室41的底部或侧部，该第一真空规50用于检测反应腔室的内部压强；第二真空规51位于反应腔室41的外部，且设置于罩状体42所扣设的反应腔室42的顶部范围内，该第二真空规51用于检测罩状体42的内部压强。本实施例中，反应腔室41的顶部还设置有位于罩状体42外围的排气口 46，则半导体设备还包括控制器和与控制器连接的排气装置，控制器与第一真空规50和第二真空规 51连接，排气装置与控压抽气出口 45和排气口 46连接。控制器，用于根据反应腔室41的内部压强和罩状体42的内部压强，控制排气装置；排气装置，用于在控制器的控制下，通过控压抽气出口 45和排气口 46分别对罩状体42和反应腔室41进行排气，以使反应腔室41 的内部压强与罩状体42的内部压强之差为指定值。其中，控制器和排气装置在图3中未示出。优选地，排气装置可以为真空泵。图5为图3中半导体设备的俯视图，如图5所示，排气口 46位于罩状体42外围。优选地，排气口 46均勻排布于罩状体42外围。具体地，排气口 46位于罩状体42的周围，围绕罩状体42均勻排列。图6为图3中罩状体顶部的示意图，图7为图6中第一通孔的剖面图，如图7和图 7所示，罩状体42的顶部开设有多个第一通孔48。第一通孔48的形状可以为圆形或者方形，图6中以圆形为例进行描述。进一步地，第一通孔48还可以为其它形状，此处不再一一列举。本实施例中的第一通孔48可分区域设置。优选地，罩状体42底部设置有多个通孔区域49，每个通孔区域49内包括多个第一通孔48，每个通孔区域49内第一通孔48分布的面积小于晶片16的面积。
进一步地，半导体设备还可以包括载板53。图8为本发明实施例一中载板的结构示意图，如图7所示，载板53包括多个晶片槽531，晶片槽531为镂空结构，晶片槽53用于放置晶片，每个晶片槽531对应于一个通孔区域49。晶片槽53的尺寸可根据晶片的尺寸进行设置。晶片槽53的数量为多个。优选地，晶片槽53的深度大于晶片的厚度，从而当晶片放置于晶片槽53中时，可实现晶片位置的固定。由于载板53采用的是镂空框架结构，为保证载板53获得足够的强度，优选地，载板53的材料可以为炭炭复合材料。进一步地，本实施例中，罩状体42中可设置有加热器52，加热器52用于对罩状体 42的顶部进行加热。加热器52可均勻分布于罩状体42顶部的上方，根据需要该加热器52 可将罩状体42顶部的温度维持在某一温度。本实施例中，射频装置提供的射频功率使工艺气体成为等离子体15，反应腔室41 通过等离子体15对晶片16进行镀膜工艺处理。下面结合附图3至图8，通过一个具体的实例对本发明中半导体设备的工作原理进行详细描述。将晶片槽531中放满晶片16的载板53传输到反应腔室41内部。升降机构(图3 中未示出)将载板53升起到罩状体42的顶部并使载板53与罩状体42的顶部充分接触。 控制器根据第一真空规50检测出的反应腔室41的内部压强和第二真空规51检测出的罩状体42的内部压强，控制排气装置。排气装置在控制器的控制下，通过控压抽气出口 45和排气口 46分别对罩状体42和反应腔室41进行排气，以使反应腔室41的内部压强与罩状体42的内部压强之差为指定值。当反应腔室41的内部压强与罩状体42的内部压强之差达到指定值时，晶片16从晶片槽531中升起并被吸附于罩状体42的顶部，其中指定值可以大于晶片16的重量与晶片16的面积的比值。工艺气体通过进气口 45进入到气体分配板 43下方的进气腔中，并通过气体分配板43上的第二通孔49进入到反应腔室41的腔体中。 射频装置提供的射频功率使工艺气体成为等离子体15，反应腔室41通过等离子体15对晶片16进行镀膜工艺处理。升降机构将载板53降下，此时，载板53可以被传输到反应腔室 41之外的其它腔室执行工艺流程。待反应腔室41完成对晶片16的镀膜工艺处理之后，载板53被传输回反应腔室41中。升降机构将载板53升起到罩状体42的顶部并使载板53 与罩状体42的顶部接触。控制器根据第一真空规50检测出的反应腔室41的内部压强和第二真空规51检测出的罩状体42的内部压强，控制排气装置。排气装置在控制器的控制下，通过控压抽气出口 45和排气口 46分别对罩状体42和反应腔室进行排气，以使反应腔室41的内部压强与罩状体42的内部压强之差小于指定值。当反应腔室41的内部压强与罩状体42的内部压强之差小于指定值时，吸附于罩状体42顶部的晶片16落入载板53的晶片槽531中。载板53将晶片16从反应腔室41中送出。其中，在反应腔室41对晶片16 进行镀膜工艺处理过程中，反应后的剩余气体可通过排气口 46排出反应腔室41。本发明上述实施例提供的技术方案中，半导体设备包括反应腔室、吸附组件和用于向反应腔室的内部提供射频功率的射频装置。吸附组件位于反应腔室的内部，并设置于反应腔室的顶部，吸附组件用于吸附晶片。反应腔室的底部设置有进气口，进气口为向反应腔室引入工艺气体的通道。本发明中晶片吸附于位于反应腔室顶部的吸附组件上，晶片的镀膜工艺处理表面朝下，这样避免了镀膜工艺处理过程中产生的颗粒或者长时间运行后上极板剥落的颗粒掉落到晶片表面的问题，从而提高了晶片的质量并避免了对晶片外观的影响。进一步地，本发明中的载板包括多个用于放置晶片的晶片槽，晶片槽为镂空结构，与采用实体结构的载板相比，质量小，利于维护，且由于载板的热容量较小导致对载板加热和冷却的时间较少以及能耗较少，从而提高了晶片的产能。 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
权利要求
1.一种半导体设备，其特征在于，包括反应腔室、吸附组件和用于向所述反应腔室的内部提供射频功率的射频装置；所述吸附组件位于所述反应腔室的内部，并设置于所述反应腔室的顶部，所述吸附组件用于吸附晶片；所述反应腔室的底部设置有进气口，所述进气口为向所述反应腔室引入工艺气体的通道。
2.根据权利要求1所述的半导体设备，其特征在于，所述射频装置包括气体分配板和射频电源，所述射频电源连接于所述气体分配板；所述气体分配板位于所述反应腔室的内部，并靠近所述反应腔室内的底部设置，且通过绝缘部件与所述反应腔室内的底部连接以构成进气腔，所述进气腔与所述进气口连通。
3.根据权利要求2所述的半导体设备，其特征在于，所述气体分配板为金属板。
4.根据权利要求1所述的半导体设备，其特征在于，所述吸附组件为一顶部开设有多个第一通孔的罩状体，所述罩状体扣设于所述反应腔室的顶部；且所述反应腔室的顶部设置有与所述罩状体相连通的控压抽气出口。
5.根据权利要求4所述的半导体设备，其特征在于，当所述反应腔室的内部压强与所述罩状体的内部压强之差为指定值时，所述晶片吸附于所述罩状体顶部的第一通孔上。
6.根据权利要求5所述的半导体设备，其特征在于，还包括第一真空规和第二真空规； 所述第一真空规位于所述反应腔室的外部，且设置于所述反应腔室的底部或侧部，该第二真空规用于检测所述反应腔室的内部压强；所述第二真空规位于所述反应腔室的外部，且设置于所述罩状体所扣设的所述反应腔室的顶部范围内，该第二真空规用于检测所述罩状体的内部压强。
7.根据权利要求6所述的半导体设备，其特征在于，所述反应腔室的顶部还设置有位于所述罩状体外围的排气口 ；则所述半导体设备还包括控制器和与所述控制器连接的排气装置，所述控制器与所述第一真空规和所述第二真空规连接，所述排气装置与所述控压抽气出口和所述排气口连接；所述控制器，用于根据所述反应腔室的内部压强和所述罩状体的内部压强，控制所述排气装置；所述排气装置，用于在所述控制器的控制下，通过所述控压抽气出口和所述排气口分别对罩状体和反应腔室进行排气，以使所述反应腔室的内部压强与所述罩状体的内部压强之差为指定值。
8.根据权利要求5至7任一所述的半导体设备，其特征在于，所述指定值大于所述晶片的重量与所述晶片的面积的比值。
9.根据权利要求4所述的半导体设备，其特征在于，所述罩状体顶部设置有多个通孔区域，每个通孔区域内包括多个所述第一通孔，每个通孔区域内所述第一通孔分布的面积小于所述晶片的面积。
10.根据权利要求9所述的半导体设备，其特征在于，还包括载板，所述载板包括多个晶片槽，所述晶片槽为镂空结构，所述晶片槽用于放置所述晶片，每个所述晶片槽对应于一个所述通孔区域。
11.根据权利要求10所述的半导体设备，其特征在于，所述晶片槽的深度大于所述晶片的厚度。
12.根据权利要求11所述的半导体设备，其特征在于，所述晶片槽的材料为炭炭复合材料。
13.根据权利要求4所述的半导体设备，其特征在于，所述罩状体中设置有加热器，所述加热器用于对所述罩状体的顶部进行加热。
全文摘要
本发明公开了一种半导体设备。该半导体设备包括包括反应腔室、吸附组件和用于向所述反应腔室的内部提供射频功率的射频装置；所述吸附组件位于所述反应腔室的内部，并设置于所述反应腔室的顶部，所述吸附组件用于吸附晶片；所述反应腔室的底部设置有进气口，所述进气口为向所述反应腔室引入工艺气体的通道。本发明中晶片吸附于位于反应腔室顶部的吸附组件上，晶片的镀膜工艺处理表面朝下，这样避免了镀膜工艺处理过程中产生的颗粒或者长时间运行后上极板剥落的颗粒掉落到晶片表面的问题，从而提高了晶片的质量并避免了对晶片外观的影响。
文档编号C23C16/44GK102534551SQ201010610649
公开日2012年7月4日 申请日期2010年12月17日 优先权日2010年12月17日
发明者张风港 申请人:北京北方微电子基地设备工艺研究中心有限责任公司