电路基板、显示面板和显示装置的制造方法
【专利摘要】本发明的实施例涉及电路基板、显示面板和显示装置。所述电路基板包括接地保护电路，该接地保护电路包括一条或并行排列的两条第一走线、桥连部、以及并行排列的两条第二走线，所述第一走线、桥连部和第二走线沿所述电路基板的周边依次设置；每条第一走线的一端接地，且另一端与所述桥连部电连接；每条第二走线的一端与所述桥连部电连接，且另一端接地。所述显示面板包括所述电路基板。所述显示装置包括所述显示面板。
【专利说明】
电路基板、显示面板和显示装置
技术领域
[0001]本发明的实施例涉及电子领域，特别涉及一种电路基板、显示面板和显示装置。
【背景技术】
[0002]静电放电(ESD)对电子产品造成的破坏和损伤有突发性损伤和潜在性损伤两种。突发性损伤指的是器件被严重损坏，功能丧失。这种损伤通常在生产过程的质量检测中能够发现。而潜在性损伤指的是器件被部分损坏，功能尚未丧失。潜在性损伤在生产过程的检测中通常不能发现，会使产品变得不稳定，因而对产品质量构成更大的危害。因此，存在着不断提高电子产品的静电防护性能的需求。
【发明内容】
[0003]本发明的实施例提供了一种电路基板、显示面板和显示装置，其具有改善的静电防护性能。
[0004]根据本发明的第一方面，提供了一种电路基板，包括接地保护电路，该接地保护电路包括一条或并行排列的两条第一走线、桥连部、以及并行排列的两条第二走线，所述第一走线、桥连部和第二走线沿所述电路基板的周边依次设置;每条第一走线的一端接地，且另一端与所述桥连部电连接;每条第二走线的一端与所述桥连部电连接，且另一端接地。
[0005]根据上述配置，由于每条第一走线的另一端与桥连部电连接、且每条第二走线的一端与桥连部电连接，所以各条第一走线相互电连接、且各条第二走线也相互电连接，进而在各条第一走线之间、在各条第二走线之间、以及在各条第一走线与各条第二走线之间都形成静电放电路径，从而增加静电放电路径的数量、使静电更容易导走、并降低静电对电路基板的破坏的风险。
[0006]根据本发明的第二方面，每条第一走线通过与其对应的一个接地端子接地，且每条第二走线通过与其对应的一个接地端子接地。
[0007 ]根据上述配置，静电放电路径可以通过接地端子向地放电，从而降低静电对电路基板的破坏的风险。
[0008]根据本发明的第三方面，所述接地端子设置在与所述电路基板相连接的附加电路板上。
[0009 ]根据本发明的第四方面，所述桥连部呈矩形。
[0010]根据本发明的第五方面，所述矩形的一个短边与每条第一走线电连接，且所述矩形的另一个短边与每条第二走线电连接。
[0011]根据本发明的第六方面，所述桥连部呈三角形、圆形、椭圆形、梯形、或者X形。
[0012]根据上述配置，桥连部可以以各种方式灵活地实现。
[0013]根据本发明的第七方面，所述桥连部的位置与所述电路基板的短边的中心相对应。
[0014]根据上述配置，由于桥连部的位置与阵列基板的短边的中心相对应，所以能够有效地利用包含所述电路基板的产品在短边方向上的左右对称结构来增加静电放电路径。
[0015]根据本发明的第八方面，所述电路基板为用于显示面板的阵列基板。
[0016]这样，对于桥连部的位置与阵列基板的短边的中心相对应的配置，除了能够利用产品的对称结构增加静电放电路径之外，还不会影响阵列基板的长边的窄边框设计。
[0017]根据本发明的第九方面，提供了一种显示面板，包括根据上述第八方面所述的阵列基板。
[0018]根据本发明的第十方面，提供了一种显示装置，包括根据上述第九方面所述的显示面板。
[0019]根据上述配置，由于采用了根据上述第八方面所述的阵列基板，所以显示面板和显示装置能够使静电更容易导走、并降低静电对阵列基板的破坏的风险。
【附图说明】
[0020]为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图作简单地介绍。明显地，以下附图中的结构示意图不一定按比例绘制，而是以简化形式呈现各特征。而且，下面描述中的附图仅仅涉及本发明的一些实施例，而并非对本发明进行限制。
[0021 ]图1是现有技术的阵列基板的俯视图；
[0022]图2是根据本发明的一个实施例的阵列基板的俯视图；
[0023]图3是图2的阵列基板的桥连部的放大俯视图；以及
[0024]图4A-4I是根据本发明的可选实施例的桥连部的俯视图。
【具体实施方式】
[0025]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0026]在本文中，术语“连接”包括元件之间的直接连接或间接连接。此外，应注意的是，尽管在本文中在阵列基板的背景中描述本发明的实施例，但本领域技术人员能够理解的是，本发明的原理可以应用于需要静电防护的任何其他类型的电路基板。
[0027]图1是现有技术的阵列基板的俯视图。该阵列基板可以是例如用于移动产品的液晶显示面板或有机发光二极管(OLED)显示面板的阵列基板。如图1所示，现有技术的阵列基板102包括沿其周边设置的走线104，用于向地释放静电。柔性印刷电路板(FPC)IlO附接在阵列基板102上，用于向阵列基板102提供驱动。在FPC 110上设置有接地端子a和b，分别与走线104的两端电连接。这样，阵列基板102上的静电可以通过走线104与FPC 110上的接地端子a和b所形成的放电回路向地释放。由于静电释放路径只有一条即a—104—b，所以在现有技术的阵列基板中，静电无法充分地进入接地端子中，从而造成阵列基板上的电路的几率性损伤。
[0028]本发明的实施例提供了一种电路基板、显示面板和显示装置，其具有改善的静电防护性能。在下文中，将以相应的实施例对本发明的电路基板、显示面板和显示装置进行具体说明。
[0029]1.电路基板
[0030]图2是根据本发明的一个实施例的阵列基板的俯视图。该阵列基板可以是例如用于移动产品的液晶显示面板或OLED显示面板的阵列基板。对于液晶显示面板的情况，阵列基板202的非周边区域可以包括例如现有的栅极线、数据线、驱动薄膜晶体管(TFT)和保持电容等元件，在此不再赘述。对于OLED显示面板的情况，阵列基板202的非周边区域可以包括例如现有的栅极线、数据线、驱动TFT等元件，在此不再赘述。
[0031]如图2所示，根据该实施例的阵列基板202包括沿其周边设置的接地保护电路。该接地保护电路包括并行排列的两条第一走线204-1和204-2、桥连部206、以及并行排列的两条第二走线208-1和208-2。所述第一走线、桥连部和第二走线沿阵列基板202的周边依次设置。每条第一走线204-1、204-2的一端接地，且另一端与桥连部206电连接。每条第二走线208-1、208-2的一端与桥连部206电连接，且另一端接地。桥连部206位于与阵列基板202的短边的中心相对应的位置。
[0032]图3示出该桥连部的放大俯视图。如图3所示，该桥连部206呈矩形，该矩形的一个短边与每条第一走线204-1、204-2电连接，且该矩形的另一个短边与每条第二走线208-1、208-2电连接。由此，该桥连部206将第一走线204-1与所有第二走线208-1和208-2电连接，并且将第一走线204-2与所有第二走线208-1和208-2电连接。第一走线、桥连部和第二走线可以由金属材料(例如银)制成，且其构成材料可以彼此相同或不同。
[0033]FPC 210附接在阵列基板202上，用于向阵列基板202提供驱动。对于液晶显示面板或OLED显示面板的情况，FPC 210可以包括现有的栅极驱动器、源极驱动器等外围驱动模块，在此不再赘述。如图所示，在FPC210上设置有接地端子a、b、c、d，分别与走线204-1、204-
2、208-1、208-2电连接。这样，从外部施加到阵列基板202上的静电可以通过第一走线、桥连部和第二走线与接地端子a、b、c、d所形成的放电回路向地释放。
[0034]由于桥连部206将每条第一走线与所有第二走线电连接，所以各条第一走线相互电连接、且各条第二走线也相互电连接，进而在各条第一走线之间、在各条第二走线之间、以及在各条第一走线与各条第二走线之间都形成静电放电路径，从而形成有效且数量多的屏蔽接地走线，保护接地线路不受ESD损伤。而且，由于桥连部206位于与阵列基板202的短边的中心相对应的位置，所以能够有效地利用产品在短边方向上的左右对称结构来增加ESD放电的路径。
[0035]例如，当执行信赖性ESD测试时(图1中的闪电状图标代表信赖性ESD测试时放电的位置)，如果对位置②进行放电，则阵列基板202的放电路径包括以下6条放电路径:a—204-1^206^208-l^c,b^204-2^206^208-l^c,a^204-1^206^208-2^d,b^204-2^2064208-24d，a4204-l42064204-24b，c—208-l42064208-24d。如前所述，现有技术的阵列基板的放电路径只有一条即a—104—b。因此，根据该实施例的阵列基板的放电路径的数量为现有技术的阵列基板的6倍。由此可见，本发明的实施例通过接地走线差异，达到增加放电路径的效果，进而解决了因放电路径少造成的ESD击穿阵列基板上的驱动电路的问题，提高了抗ESD的能力。
[0036]根据该实施例的阵列基板的接地保护电路可以利用任何现有的用于形成金属层的技术来实现。例如，可以利用掩膜板产生第一走线、桥连部和第二走线，通过沉积或溅射的方式在阵列基板202的周边区域形成该接地保护电路。
[0037]由此可见，本发明的实施例能够通过优化接地保护电路的图形，达到防止ESD损伤的技术效果，从而解决产品信赖性中ESD测试NG(Negative)的技术问题。此外，本发明的实施例不用增加任何多余的掩膜，不用改变膜层厚度，不用增加工序，所以不会降低产能，并且能够达到抗击ESD的效果。
[0038]然而，本发明并不限于上面描述的实施例。首先，第一走线和第二走线各自的数量并不限于两条。作为另一示例，第一走线和第二走线中的一者的数量可以为至少一条，且第一走线和第二走线中的另一者的数量可以为至少两条。其次，桥连部的位置并不限于对应于阵列基板的短边的中心。作为又一示例，桥连部可以位于沿阵列基板周边的任何位置。再次，桥连部的数量并不限于一个。作为又一示例，两个或多个桥连部可以相互隔开地沿阵列基板的周边分布。此时，也可以将所述两个或多个桥连部以及位于它们之间的走线作为一个整体视为一个较大的桥连部。此外，桥连部并不限于呈矩形。作为再一示例，桥连部可以呈三角形(参见图4B、图4C)、圆形(参见图4D、图4E)、椭圆形(类似于图4D、图4E)、梯形(参见图4F、图4G)、或者X形(参见图4H、图41)。此外，桥连部也可以呈任何其他适合的形状，只要与每条第一走线电连接且与每条第二走线电连接即可。应注意的是，图3和图4A-4I中所示的桥连部仅是示意性的。在接地保护电路的设置空间允许的情况下，各条走线的宽度可以尽可能加宽以减小各条走线的电阻，从而具有更好的静电释放效果。
[0039]此外，接地端子并不限于设置在FPC上。作为又一示例，接地端子可以设置在与阵列基板相连接的非柔性电路板上。作为再一示例，接地端子也可以位于阵列基板上。
[0040]此外，由于本发明的实施例的接地保护电路设置在基板的周边区域，所以如前所述，本发明在基板的非周边区域设置的电路的类型方面并不受特别限制，即本发明的实施例的接地保护电路可以应用于需要静电防护的任何其他类型的电路基板。也就是说，本发明的至少一个实施例提供了一种电路基板，包括接地保护电路，该接地保护电路包括一条或并行排列的两条第一走线、桥连部、以及并行排列的两条第二走线，所述第一走线、桥连部和第二走线沿所述电路基板的周边依次设置;每条第一走线的一端接地，且另一端与所述桥连部电连接;每条第二走线的一端与所述桥连部电连接，且另一端接地。
[0041 ] I1.显示面板和显示装置
[0042]根据本发明的实施例的显示面板包括上面描述的本发明的实施例的阵列基板，且可以是例如液晶显示面板或OLED显示面板。此外，根据本发明的实施例的显示装置包括上面描述的本发明的实施例的阵列基板，且可以是例如液晶显示装置或OLED显示装置。
[0043]由于包括上面描述的本发明的实施例的阵列基板，所以根据本发明的实施例的显示面板和显示装置具有改善的静电防护性能，在此不再赘述。
[0044]应注意的是，以上所述仅是本发明的示范性实施方式，而并非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。
【主权项】
1.一种电路基板，包括接地保护电路，其特征在于， 所述接地保护电路包括一条或并行排列的两条第一走线、桥连部、以及并行排列的两条第二走线，所述第一走线、桥连部和第二走线沿所述电路基板的周边依次设置； 每条第一走线的一端接地，且另一端与所述桥连部电连接； 每条第二走线的一端与所述桥连部电连接，且另一端接地。2.根据权利要求1所述的电路基板，其特征在于，每条第一走线通过与其对应的一个接地端子接地，且每条第二走线通过与其对应的一个接地端子接地。3.根据权利要求2所述的电路基板，其特征在于，所述接地端子设置在与所述电路基板相连接的附加电路板上。4.根据权利要求1所述的电路基板，其特征在于，所述桥连部呈矩形。5.根据权利要求4所述的电路基板，其特征在于，所述矩形的一个短边与每条第一走线电连接，且所述矩形的另一个短边与每条第二走线电连接。6.根据权利要求1所述的电路基板，其特征在于，所述桥连部呈三角形、圆形、椭圆形、梯形、或者X形。7.根据权利要求1所述的电路基板，其特征在于，所述桥连部的位置与所述电路基板的短边的中心相对应。8.根据权利要求1-7中任一项所述的电路基板，其特征在于，所述电路基板为用于显示面板的阵列基板。9.一种显示面板，其特征在于，包括根据权利要求8所述的阵列基板。10.—种显示装置，其特征在于，包括根据权利要求9所述的显示面板。
【文档编号】G02F1/1362GK106094374SQ201610430337
【公开日】2016年11月9日
【申请日】2016年6月17日
【发明人】徐敬义, 张琨鹏, 任艳伟, 赵艳艳, 樊祎, 刘宇
【申请人】京东方科技集团股份有限公司, 鄂尔多斯市源盛光电有限责任公司