阵列基板以及液晶显示面板的利记博彩app
【专利摘要】本发明公开了一种阵列基板以及液晶显示面板。阵列基板上矩阵排列有薄膜晶体管，第一钝化层设置在薄膜晶体管的源/漏极上，有机透明层设置在第一钝化层上，且位于除薄膜晶体管的区域以及两相邻薄膜晶体管之间的区域以外的区域，在阵列基板的表面设置有柱状隔垫物，且位于任意两个薄膜晶体管之间。通过以上方式，本发明能够防止柱状隔垫物滑入有机透明层孔洞中，增加柱状隔垫物的稳定性。
【专利说明】
阵列基板以及液晶显不面板
技术领域
[0001]本发明涉及液晶显示技术领域，特别是涉及一种阵列基板以及液晶显示面板。
【背景技术】
[0002]随着液晶面板市场需求，高开口率和高分辨率(PixelPer Inch，PPI)，成了面板(panel)设计的重要目标。随着PPI越高，像素尺寸(Pixel size)越来越小。柱状隔垫物(Post Spacer，PS)由于高度的原因，不管是光配相和传统摩擦(rubbing)配相，其高度使其配相存在一定盲区，故而PS下面需要用黑色矩阵(BM)挡住其配相不良造成液晶紊乱的暗线。这样，如要不影响开口率，PS在Pixel中的位置就很关键。一般我们选择将PS站在两个薄膜晶体管(Thin FiIm Transistor，TFT)的中间，参见图1，柱状隔垫物11设置在两个有机透明绝缘层(PLN)12挖孔之间。柱状隔垫物11下面用黑色矩阵13挡住，数据线14下面也用黑色矩阵13挡住。通常的这种设计，TFT和CF对组后，由于pixel size很小，容许对组精度的范围缩小，PS容易滑入左右两侧PLN孔中，造成PS rat1过小，支撑力不足的相关不良。而图2中，柱状隔垫物11上移虽然能避开PLN 12孔洞，但是虚线框15中柱状隔垫物11的下面也用黑色矩阵13挡住，损失了开口率。
【发明内容】
[0003]本发明实施例提供了一种阵列基板以及液晶显示面板，能够防止柱状隔垫物滑入有机透明层孔洞中，能够增加柱状隔垫物的稳定性。
[0004]本发明提供一种阵列基板，该阵列基板上矩阵排列有薄膜晶体管，第一钝化层设置在薄膜晶体管的源/漏极上，有机透明层设置在第一钝化层上，且位于除薄膜晶体管的区域以及两相邻薄膜晶体管之间的区域以外的区域，在阵列基板的表面设置有柱状隔垫物，且位于任意两个薄膜晶体管之间。
[0005]其中，阵列基板还包括第一ITO层，设置在有机透明层上，第一 ITO层、第一钝化层以及第二金属层形成存储电容，其中第二金属层与薄膜晶体管的源/漏极同层设置，第一金属层形成阵列基板的扫描线。
[0006]其中，阵列基板还包括第二钝化层，设置在第一ITO层上。
[0007]其中，柱状隔垫物设置在第二钝化层上。
[0008]其中，阵列基板还包括第二ITO层，设置在第二钝化层上，第二ITO层形成像素电极。
[0009]其中，像素电极通过一通孔与薄膜晶体管的源/漏极连接。
[0010]其中，柱状隔垫物设置在两个相邻的位于薄膜晶体管的源/漏上的通孔之间。
[0011]其中，在有机透明层和第一ITO层之间依次设置触控金属层和触控绝缘层。
[0012]其中，阵列基板可以是非触控式的，也可以是盒内触控的阵列基板。
[0013]本发明提供一种液晶显示面板，包括:彩膜基板、前述的阵列基板、夹持于彩膜基板与阵列基板之间的液晶和柱状隔垫物。
[0014]通过上述方案，本发明的有益效果是:本发明的阵列基板上矩阵排列有薄膜晶体管，第一钝化层设置在薄膜晶体管的源/漏极上，有机透明层设置在第一钝化层上，且位于除薄膜晶体管的区域以及两相邻薄膜晶体管之间的区域以外的区域，在阵列基板的表面设置有柱状隔垫物，且位于任意两个薄膜晶体管之间，能够防止柱状隔垫物滑入有机透明层孔洞中，增加柱状隔垫物的稳定性。
【附图说明】
[0015]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:
[0016]图1是现有技术的液晶显示面板的结构示意图；
[0017]图2是现有技术的又一液晶显不面板的结构不意图；
[0018]图3是本发明实施例的液晶显不面板的结构不意图；
[0019]图4是本发明实施例的液晶显示面板的截面示意图。
【具体实施方式】
[0020]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0021 ] 参见图3和图4，图3是本发明实施例的液晶显不面板的结构不意图。图4是对应的截面示意图。本发明实施例的液晶显示面板包括:彩膜基板21、阵列基板22、夹持于彩膜基板21与阵列基板22之间的液晶(图未示)和柱状隔垫物23。
[0022]参见图3和图4，本发明实施例的阵列基板22上矩阵排列有薄膜晶体管221，第一钝化层222设置在薄膜晶体管221的源/漏极223上，有机透明层(图未示)设置在第一钝化层222上，且位于除薄膜晶体管221的区域以及两相邻薄膜晶体管221之间的区域以外的区域，在阵列基板22的表面设置有柱状隔垫物23，且位于任意两个薄膜晶体管221之间。在本发明实施例中，有机透明层沿薄膜晶体管221的栅极方向整体挖孔，形成孔洞24，使得柱状隔垫物23设置在任意两个薄膜晶体管221之间时，改善PS因彩膜基板21和阵列基板22对组或者叠加(overlay)不良造成的柱状隔垫物23滑入有机透明层的孔洞中，使得彩膜基板21和阵列基板22的对组稳定性更尚。
[0023]在本发明实施例中，阵列基板22还包括第一ITO层224，设置在有机透明层上。由在薄膜晶体管221的区域以及两相邻薄膜晶体管221之间的区域，有机透明层沿薄膜晶体管221的栅极整体挖孔，在该区域内第一 ITO层224直接设置在了第二金属层225上。第一 ITO层224、第一钝化层222以及第二金属层225形成存储电容。其中，第二金属层225与薄膜晶体管221的源/漏极223同层设置，形成数据线25，第一金属层形成阵列基板22的扫描线26。
[0024]阵列基板22还包括第二钝化层226，设置在第一ITO层224上。柱状隔垫物23设置在第二钝化层226上。阵列基板22还包括第二 ITO层227，设置在第二钝化层226上，第二 ITO层227形成像素电极27。像素电极27通过一通孔28与薄膜晶体管221的源/漏223极连接。
[0025]在本发明实施例中，薄膜晶体管221的栅极为多晶硅层228形成，在多晶硅层228和源/漏极223之间还设置有栅绝缘层229以及介质层2210。
[0026]在本发明实施例中，阵列基板22可以是非触控式的阵列基板，参见图3和图4;也可以是盒内触控的阵列基板。在盒内触控的阵列基板中，在有机透明层和第一ITO层之间依次设置触控金属层和触控绝缘层，其他结构与非接触式的阵列基板的结构相同，在此不再赘述。需要说明的是，非触控式的阵列基板可以应用于非触控式的液晶显示面板中，也可以应用于另外设置有触控面板的液晶显示面板中。
[0027]在本发明实施例的液晶显示面板中，在彩膜基板21中柱状隔垫物23对应的位置设置黑色矩阵210挡住配相不良造成液晶紊乱的暗线。另外，与扫描线26和数据线25对应的位置也设置黑色矩阵210。
[0028]在本发明实施例中，柱状隔垫物23为上下底面呈六边形，侧面呈梯形的结构。柱状隔垫物23设置在两个相邻的位于薄膜晶体管221的源/漏223上的通孔28之间。即柱状隔垫物23的与阵列基板22接触的表面231位于两个相邻的薄膜晶体管221的源/漏223上的通孔28之间。从图3中可以看出，柱状隔垫物23与彩膜基板21接触的表面232没有超出黑色矩阵210所覆盖的范围，说明如此设计的柱状隔垫物23不影响开口率。
[0029]综上所述，本发明的阵列基板上矩阵排列有薄膜晶体管，第一钝化层设置在薄膜晶体管的源/漏极上，有机透明层设置在第一钝化层上，且位于除薄膜晶体管的区域以及两相邻薄膜晶体管之间的区域以外的区域，在阵列基板的表面设置有柱状隔垫物，且位于任意两个薄膜晶体管之间，能够防止柱状隔垫物滑入有机透明层孔洞中，增加柱状隔垫物的稳定性。
[0030]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种阵列基板，其特征在于，所述阵列基板上矩阵排列有薄膜晶体管，第一钝化层设置在所述薄膜晶体管的源/漏极上，有机透明层设置在所述第一钝化层上，且位于除所述薄膜晶体管的区域以及两相邻所述薄膜晶体管之间的区域以外的区域，在所述阵列基板的表面设置有柱状隔垫物，且位于任意两个所述薄膜晶体管之间。2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第一ITO层，设置在所述有机透明层上，所述第一ITO层、所述第一钝化层以及所述第二金属层形成存储电容，其中所述第二金属层与所述薄膜晶体管的源/漏极同层设置，第一金属层形成所述阵列基板的扫描线。3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括第二钝化层，设置在所述第一 ITO层上。4.根据权利要求3所述的阵列基板，其特征在于，所述柱状隔垫物设置在所述第二钝化层上。5.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括第二ITO层，设置在所述第二钝化层上，所述第二 ITO层形成像素电极。6.根据权利要求5所述的阵列基板，其特征在于，所述像素电极通过一通孔与所述薄膜晶体管的源/漏极连接。7.根据权利要求6所述的阵列基板，其特征在于，所述柱状隔垫物设置在两个相邻的位于所述薄膜晶体管的源/漏上的通孔之间。8.根据权利要求2所述的阵列基板，其特征在于，在所述有机透明层和所述第一ITO层之间依次设置触控金属层和触控绝缘层。9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板可以是非触控式的，也可以是盒内触控的阵列基板。10.—种液晶显示面板，其特征在于，所述液晶显示面板包括:彩膜基板、如权利要求1-9所述的阵列基板、夹持于所述彩膜基板与所述阵列基板之间的液晶和柱状隔垫物。
【文档编号】G02F1/1339GK106094357SQ201610643307
【公开日】2016年11月9日
【申请日】2016年8月8日 公开号201610643307.2, CN 106094357 A, CN 106094357A, CN 201610643307, CN-A-106094357, CN106094357 A, CN106094357A, CN201610643307, CN201610643307.2
【发明人】张启沛, 陈彩琴
【申请人】武汉华星光电技术有限公司