测试掩模版以及测试方法
【专利摘要】本发明提供一种测试掩模版以及测试方法，所述测试掩模版包括掩模版基板；位于所述掩模版基板上的正测试区域和反测试区域；所述正测试区域包括多个呈阵列排布的不曝光区域和第一测试图形区域，第一测试图形区域与不曝光区域在阵列的行方向和列方向上间隔排布并相邻接；所述反测试区域包括多个呈阵列排布的全曝光区域和第二测试图形区域，第二测试图形区域与全曝光区域在阵列的行方向和列方向上间隔排布并相邻接。以本发明提供的测试掩模版为掩模，对晶圆上的光阻层进行曝光显影，能够对不同工艺条件下，各种显影不足或者过度显影等缺陷发生的概率进行测试，并且使得显影不足或者过度显影发生的概率增加，提高了测试效率。
【专利说明】
测试掩模版以及测试方法
技术领域
[0001] 本发明涉及半导体领域，具体涉及一种测试掩模版以及测试方法。【背景技术】
[0002]光刻工艺是制作半导体器件和集成电路微图形结构的关键性工艺，因此光刻工艺质量直接影响着器件成品率、可靠性、器件性能以及使用寿命等参数指标的稳定和提高。
[0003]随着微电子加工工艺技术的不断发展，器件的掩模版图形越来越复杂，图形面积越做越大，线条要求越来越细，器件性能和精度要求越来越高。就目前的工艺条件来说，整个光刻工艺流程并不能摆脱或完全摆脱人工的参与，同时工艺设备的稳定性、工艺原材料的影响等因素依然存在，因此，避免和消除工艺过程中造成的各种缺陷，进一步提高器件成品率和可靠性等性能参数，仍然是光刻工艺质量控制的工作重点。
[0004] 在光刻工艺产生的各种缺陷中，显影液覆盖不到位引起的光阻层残留、显影液覆盖过多引起的过刻蚀等是光刻工艺较为常见的缺陷。在掩模版图形越来越复杂，图形排布密度越来越大的情况下，显影液覆盖不良更为频繁地发生，造成晶圆出现不良。
[0005]为此，如何在半导体器件制作前，测试不同工艺条件下，显影液覆盖不良发生的概率以及缺陷在晶圆上发生的位置，成为本领域技术人员亟待解决的问题。
【发明内容】
[0006] 本发明解决的问题是提供一种测试掩模版以及测试方法，在半导体器件制作前， 测试不同工艺条件下显影液覆盖不良发生的概率以及容易在晶圆上发生的位置，以提高晶圆制作的良率。
[0007]为解决上述问题，本发明提供一种测试掩模版，包括:
[0008] 掩模版基板；
[0009] 位于所述掩模版基板上的正测试区域和反测试区域；
[0010] 所述正测试区域包括多个呈阵列排布的不曝光区域和第一测试图形区域，所述第一测试图形区域与不曝光区域在阵列的行方向和列方向上交替排布并相邻接，所述第一测试图形区域中具有多个第一测试图形；
[0011] 所述反测试区域包括多个呈阵列排布的全曝光区域和第二测试图形区域，所述第二测试图形区域与全曝光区域在阵列的行方向和列方向上交替排布并相邻接，所述第二测试图形区域中具有多个第二测试图形。
[0012]可选的，所述第一测试图形和第二测试图形形状互补。
[0013]可选的，所述第一测试图形包括第一栅状图形；
[0014] 所述第一栅状图形包括:位于一不透光矩形图形中透光的第一格栅和第二格栅； 所述第一格栅包括多个平行排布的第一条状透光图形，所述第二格栅包括多个平行排布的第二条状透光图形，所述多个第一条状透光图形和多个第二条状透光图形的延伸方向为第一方向，所述第一格栅和第二格栅在第一方向上相邻设置；位于所述第一格栅和第二格栅之间的第三条状透光图形，所述第三条状透光图形的延伸方向为第二方向，所述第二方向与第一方向正交。
[0015]可选的，所述多个第一条状透光图形之间、多个第二条状透光图形之间、第一格栅和第二格栅与第三条状透光图形之间的间距均为特征尺寸。
[0016]可选的，所述多个条状透光图形之间、第二条状透光图形和第三条状透光图形的宽度均为特征尺寸。
[0017]可选的，所述第二测试图形包括第二栅状图形；
[0018]所述第二栅状图形包括:位于一不透光矩形图形中透光的第三格栅和第四格栅； 所述第三格栅包括多个平行排布的第四条状透光图形，所述第四格栅包括多个平行排布的第五条状透光图形，所述多个第四条状透光图形和多个第五条状透光图形的延伸方向为第二方向，所述第三格栅和第四格栅在第二方向上相邻设置；位于所述第三格栅和第四格栅之间的第六条状透光图形，所述第三条状透光图形的延伸方向为第一方向。
[0019]可选的，所述第一测试图形包括第三栅状图形；
[0020]所述第三栅状图形包括:位于一透光矩形图形中不透光的第五格栅和第六格栅； 所述第五格栅包括多个平行排布的第一条状不透光图形，所述第六格栅包括多个平行排布的第二条状不透光图形，所述多个第一条状不透光图形和多个第二条状不透光图形的延伸方向为第二方向，所述第五格栅和第六格栅在第二方向上相邻设置；位于所述第五格栅和第六格栅之间的第三条状不透光图形，所述第三条状不透光图形的延伸方向为第一方向；
[0021]所述第二方向与第一方向正交。
[0022]可选的，所述第二测试图形包括第四栅状图形；
[0023]所述第四栅状图形包括:位于一透光矩形图形中不透光的第七格栅和第八格栅； 所述第七格栅包括多个平行排布的第四条状不透光图形，所述第八格栅包括多个平行排布的第五条状不透光图形，所述多个第四条状不透光图形和多个第五条状不透光图形的延伸方向为第一方向，所述第七格栅和第八格栅在第一方向上相邻设置；位于所述第七格栅和第八格栅之间的第六条状不透光图形，所述第六条状不透光图形的延伸方向沿第二方向。
[0024]可选的，所述第一测试图形和第二测试图形均包括所述第一栅状图形。
[0025]可选的，所述第一测试图形和第二测试图形均包括所述第三栅状图形。
[0026]可选的，所述第一测试图形区域和第二测试图形区域均包括第三测试图形，所述第三测试图形包括:位于一透光矩形图形中不透光的第一矩形阵列；所述第一矩形阵列包括多个阵列排布的不透光矩形图形。
[0027]可选的，所述第一测试图形区域和第二测试图形区域均包括第四测试图形；所述第四测试图形包括:位于一不透光矩形图形中透光的第二矩形阵列；所述第二矩形阵列包括:多个阵列排布的透光矩形图形。
[0028]可选的，所述不曝光区域、第一测试图形区域、全曝光区域和第二测试图形区域均为矩形。
[0029]可选的，所述正测试区域和反测试区域在掩模版基板上相邻设置。
[0030]可选的，所述测试掩模基板上分别包括多个正测试区域和多个反测试区域，所述多个正测试区域和多个反测试区域在所述掩模版基板上均匀分布。
[0031]本发明还提供一种测试方法，包括:
[0032]提供本发明所提供的测试掩模版；
[0033]提供晶圆，所述晶圆包括衬底；
[0034]在所述衬底上形成光阻层；
[0035]以所述测试掩模版为掩模，对所述衬底上的光阻层进行曝光；
[0036]对所述晶圆进行显影，去除部分光阻层，在所述光阻层上形成对应测试掩模版上第一测试图形和第二测试图形的图案；
[0037]以所述光阻层为掩模，刻蚀所述衬底，在衬底中形成对应测试掩模版上第一测试图形和第二测试图形的半导体结构。
[0038]与现有技术相比，本发明的技术方案具有以下优点:
[0039]以本发明提供的测试掩模版为掩模，对晶圆上的光阻层进行曝光显影，由于第一测试图形区域与不曝光区域在阵列的行方向和列方向上间隔排布并相邻接，正测试图形区域在显影过程中，不曝光区域不容易与显影液反应，不曝光区域上的显影液容易向第一测试图形区域聚集，使第一测试图形区域中的第一测试图形容易出现过度显影的缺陷；在冲洗显影液的过程中，由于不曝光区域上为整体的未与显影液反应的光阻层，具有较强的疏水性，使得在冲洗显影液时，水分向第一测试图形区域聚集，第一测试图形还容易出现光阻层冲洗过多的缺陷。由于第二测试图形区域与全曝光区域在阵列的行方向和列方向上间隔排布并相邻接，反测试区域在显影过程中，全曝光区域容易与显影液反应，第二测试图形区域上的第二测试图形容易出现显影液覆盖过少的缺陷；在冲洗显影液的过程中，由于全曝光区域上为整体的全部与显影液反应的光阻层，具有较强的亲水性，使得在冲洗显影液时， 水分向全曝光区域聚集，第二测试图形还容易出现光阻层冲洗不足的缺陷。以本发明提供的测试掩模版，能够对不同工艺条件下，各种显影不足或过度显影的缺陷发生概率进行测试，并且使得显影不足或过度显影发生的概率增加，提高了测试效率，进而能够提高晶圆制作的良率。【附图说明】
[0040]图1本发明测试掩模板一实施例的不意图；
[0041]图2是图1中正测试区域的示意图；
[0042]图3是图1中反测试区域的示意图；
[0043]图4为图2中第一测试图形区域上第一栅状图形的示意图；
[0044]图5为图2中第一测试图形区域上第三栅状图形的示意图；
[0045]图6为图3中第二测试图形区域上第二栅状图形的示意图；
[0046]图7为图3中第二测试图形区域上第四栅状图形的示意图；
[0047]图8为第一测试图形区域或第二测试图形区域上第三测试图形的示意图；
[0048]图9为第一测试图形区域或第二测试图形区域上第四测试图形的示意图；
[0049]图10至图11是本发明测试方法一实施例所形成光阻层图形的示意图。【具体实施方式】
[0050]现有技术显影液覆盖不良更为频繁地发生，为此，如何在半导体器件制作前，测试不同工艺条件下，显影液覆盖不良发生的概率以及容易在晶圆上发生的位置，成为本领域技术人员亟待解决的问题。
[0051]其中，显影液覆盖不良大致包括:显影液覆盖不足或是光阻材料冲洗不足导致的显影不足；以及显影液覆盖过量或是导致光阻材料冲洗过量，导致过度显影的缺陷。
[0052]为了解决上述技术问题，本发明提测试掩模版以及测试方法，本发明中提供的测试掩模版包括掩模版基板；位于所述掩模版基板上的正测试区域和反测试区域；所述正测试区域包括多个呈阵列排布的不曝光区域和第一测试图形区域，第一测试图形区域与不曝光区域在阵列的行方向和列方向上间隔排布并相邻接，所述第一测试图形区域中具有多个第一测试图形；所述反测试区域包括多个呈阵列排布的全曝光区域和第二测试图形区域， 第二测试图形区域与全曝光区域在阵列的行方向和列方向上间隔排布并相邻接，所述第二测试图形区域中具有多个第二测试图形。
[0053]以本发明提供的测试掩模版为掩模，对晶圆上的光阻层进行曝光显影，由于第一测试图形区域与不曝光区域在阵列的行方向和列方向上间隔排布并相邻接，正测试图形区域在显影过程中，不曝光区域不容易与显影液反应，不曝光区域上的显影液容易向第一测试图形区域聚集，使第一测试图形区域中的第一测试图形容易出现过度显影的缺陷；在冲洗显影液的过程中，由于不曝光区域上为整体的未与显影液反应的光阻层，具有较强的疏水性，使得在冲洗显影液时，水分向第一测试图形区域聚集，第一测试图形还容易出现光阻层冲洗过多的缺陷。由于第二测试图形区域与全曝光区域在阵列的行方向和列方向上间隔排布并相邻接，反测试区域在显影过程中，全曝光区域容易与显影液反应，第二测试图形区域上的第二测试图形容易出现显影液覆盖过少的缺陷；在冲洗显影液的过程中，由于全曝光区域上为整体的全部与显影液反应的光阻层，具有较强的亲水性，使得在冲洗显影液时， 水分向全曝光区域聚集，第二测试图形还容易出现光阻层冲洗不足的缺陷。
[0054]以本发明提供的测试掩模版，能够在掩膜版上图形分布不同的条件下，各种显影液覆盖不良容易在晶圆上发生的位置进行测试，使得显影不足或过度显影等缺陷发生的概率增大，提高了测试效率。
[0055]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0056]参考图1至图9,示出了本发明测试掩模版一实施例的示意图。
[0057]图1本发明测试掩模板一实施例的示意图，本实施例测试掩模版包括:
[0058]掩模版基板30。
[0059]位于所述掩模版基板30上的正测试区域10和反测试区域20。
[0060]图2是图1中正测试区域10的示意图，参考图2，
[0061]所述正测试区域10包括多个呈阵列排布的不曝光区域02和第一测试图形区域 01，第一测试图形区域01与不曝光区域02在阵列的行方向和列方向上间隔排布并相邻接， 所述第一测试图形区域01中具有多个不同的第一测试图形。
[0062]需要说明的是，所述不曝光区域02为整块的不透光区域，曝光机台的光源无法透过不曝光区域02,因此以所述测试掩模板对晶圆上的光阻层曝光时，不曝光区域02对应的光阻层不会受到光照而发生反应，进而不会与显影液发生反应而在显影中被去除。所述第一测试图形在显影后使晶圆上的光阻层对应形成第一光阻层图形。
[0063]以本实施例测试掩模版为掩模，对晶圆上的光阻层进行曝光显影，由于第一测试图形区域01与不曝光区域02在阵列的行方向和列方向上间隔排布并相邻接。每个第一测试图形区域01与四个不曝光区域02相邻接，正测试图形区域10在显影过程中，不曝光区域02对应的光阻层未受到光照，不容易与显影液反应，并且四个不曝光区域02的面积较大，因此不曝光区域02对应的光阻层上的显影液容易向第一测试图形区域01对应的光阻层上聚集，使第一测试图形区域01中的第一测试图形所对应的第一光阻层图形容易出现显影液覆盖过量，导致过度显影的缺陷，即本来未受到光照的光阻层被显影，使第一光阻层图形在衬底中对应形成的半导体结构出现断线、缺失等缺陷，并增大了第一光阻层图形出现缺陷的概率，进而提高了测试效率。
[0064]此外，在冲洗显影液的过程中，由于不曝光区域02对应的光阻层区域为整体的未与显影液反应的光阻层，具有较强的疏水性，使得在冲洗显影液时，水分向第一测试图形区域01对应的光阻层区域聚集，第一测试图形所对应的第一光阻层图形还容易出现光阻材料冲洗过量导致的过度显影，导致第一光阻层图形在衬底中对应形成的半导体结构发生断线、缺失等缺陷，进一步增大了第一光阻层图形出现缺陷的概率，进而提高了测试效率。
[0065]图3是图1中反测试区域20的示意图，参考图3，
[0066]所述反测试区域20包括多个呈阵列排布的全曝光区域04和第二测试图形区域 03,第二测试图形区域03与全曝光区域04在阵列的行方向和列方向上间隔排布并相邻接， 所述第二测试图形区域03中具有多个不同的第二测试图形。
[0067]需要说明的是，所述全曝光区域04为整块的透光区域，曝光机台的光源可以透过全曝光区域04,因此以所述测试掩模板对晶圆上的光阻层曝光时，全曝光区域04对应的光阻层全部受到光照而发生反应，进而全部与显影液发生反应而在显影中被去除。所述第二测试图形在显影后使晶圆上的光阻层对应形成第二光阻层图形。
[0068]由于第二测试图形区域03与全曝光区域04在阵列的行方向和列方向上间隔排布并相邻接，每个第二测试图形区域03与四个全曝光区域04相邻接，反测试图形区域20 在显影过程中，全曝光区域04对应的光阻层全部受到光照，全部与显影液反应，并且四个全曝光区域04的面积较大，反测试图形区域20在显影过程中，全曝光区域04容易吸收部分第二测试图形区域03上的显影液，使第二测试图形区域03上的第二测试图形对应区域的光阻层容易出现显影液覆盖过少，导致显影不足的缺陷。即本来受到光照的光阻层因为显影液覆盖过少而未被去除，使得第二测试图形对应区域的光阻层出现光阻层残留，使第二光阻层图形发生变形，出现如断线、缺失等缺陷，并增大了第二光阻层图形出现缺陷的概率，进而提高了测试效率。
[0069]此外，在冲洗显影液的过程中，由于全曝光区域04上为整体的全部与显影液反应的光阻层，具有较强的亲水性，使得在冲洗显影液时，水分向全曝光区域04对应的光阻层聚集，第二测试图形对应的光阻层还容易出现光阻层冲洗不足，导致显影不足，使得第二光阻层图形发生光阻残留的缺陷，使第二光阻层图形发生变形，出现断线、缺失等缺陷，并增大了第二光阻层图形出现缺陷的概率，进而提高了测试效率。
[0070]需要说明的是，在其他实施例中，掩模版基板30上还可以有多个正测试区域10和反测试区域20,所述多个正测试区域10和反测试区域20分别位于掩模版基板30上的不同位置上。当多个正测试区域10和反测试区域20位于掩模版基板30上的不同位置上时，以所述测试掩模板对光阻层进行曝光显影，还可以测试到晶圆上不同位置处发生各种显影液覆盖不良缺陷的概率。
[0071]综上，以本发明提供的测试掩模版对晶圆上的光阻层进行曝光显影，能够掩膜版上图形分布不同的条件下，各种显影液覆盖不良以及容易在晶圆上发生的位置进行测试， 并且使得显影不足或过度显影发生的概率增加，提高了测试效率，进而能够提高晶圆制作的良率。
[0072]还需要说明的是，在本实施例中，所述第一测试图形和第二测试图形形状互补，也就是说，所述第一测试图形中透光的部分，在所述第二测试图形中不透光，所述第一测试图形中不透光的部分，在所述第二测试图形中透光。
[0073]在本实施例中，所述第一测试图形和第二测试图形互补，因此所述第一测试图形对应形成的第一光阻层图形与第二测试图形对应形成第二光阻层图形形状互补，第一光阻层图形中的沟槽在第一光阻层图形中表现为凸起(line)，在第一光阻层图形中的凸起在第一光阻层图形中表现为沟槽(space)，以第一光阻层图形和第二光阻层图形为掩模对晶圆上的衬底进行刻蚀，能够形成形状互补的半导体结构。因此，采用本实施例的测试掩模板， 能够形成尺寸相同、形状互补的半导体结构。当在显影过程中出现显影液覆盖不良的缺陷时，对于晶圆上尺寸相同的凸起和沟槽，本实施例测试掩模板可以同时检测到显影液覆盖不良对凸起和沟道造成的影响。
[0074]但是本发明对所述第一测试图形和第二测试图形是否形状互补不做限制，在其他实施例中，所述第一测试图形和第二测试图形还可以为形状不同，也不互补的测试图形。
[0075]具体地，本实施例中，所述第一测试图形包括第一栅状图形。
[0076]参考图4,示出了本实施例第一测试图形中第一栅状图形的示意图，所述第一测试图形中第一栅状图形包括:
[0077]位于一不透光矩形图形011中透光的第一格栅和第二格栅。
[0078]所述第一格栅包括沿多个第一条状透光图形012,所述第二格栅包括多个第二条状透光图形013,所述多个第一条状透光图形012和多个第二条状透光图形013的延伸方向相同，所述第一格栅和第二格栅在第一条状透光图形012和第二条状透光图形013的延伸方向上相邻。
[0079]位于所述第一格栅和第二格栅之间的第三条状透光图形014,所述第三条状透光图形014的延伸方向与第一条状透光图形012第二条状透光图形013的延伸方向正交。
[0080]本实施例中，所述多个第一条状透光图形012和多个第二条状透光图形013的延伸方向为第一方向(图4中XX'方向)，所述第三条状透光图形014的延伸方向为第二方向(图4中YY'方向)，所述第二方向与第一方向正交。[0081 ]本实施例中，所述多个第一条状透光图形012之间、多个第二条状透光图形013之间、第一格栅和第二格栅与第三条状透光图形014之间的间距均为特征尺寸。所述特征尺寸为本领域专有名词，表示曝光机台能实现清晰曝光的最小图形尺寸。
[0082]本实施例中，所述第一条状透光图形012、第二条状透光图形013、第三条状透光图形014的宽度也均为特征尺寸。
[0083]这样的意义在于，以第一栅状图形为掩模，对光阻层进行图形化，更容易在第一栅状图形对应的第一光阻图形上产生显影液覆盖不良的缺陷。但是本发明对所述多个第一条状透光图形012之间、多个第二条状透光图形013之间、第一格栅和第二格栅与第三条状透光图形014之间的间距，以及所述第一条状透光图形012、第二条状透光图形013、第三条状透光图形014的宽度不做限制。
[0084]由于第三条状透光图形014、第一格栅和第二格栅均透光，因此以第一栅状图形为掩模进行曝光显影，在光阻层上形成的第一光阻层图形形状为对应第三条状透光图形014、 第一格栅和第二格栅形状的沟槽，进而以第一光阻层图形为掩模刻蚀晶圆上的衬底，能够在衬底中形成对应第三条状透光图形014、第一格栅和第二格栅形状的沟槽。
[0085]由于第一栅状图形位于第一测试图形区域，第一栅状图形容易发生显影液覆盖过多导致过度显影的缺陷，即本来未受到光照的光阻层被显影，第三条状透光图形014与第一格栅和第二格栅在衬底上对应的沟槽可能因过度显影而产生连接。
[0086]此外，在冲洗显影液的过程中，由于不曝光区域02对应的光阻层区域为整体的未与显影液反应的光阻层，具有较强的疏水性，使得在冲洗显影液时，水分向第一测试图形区域01对应的光阻层区域聚集，第一栅状图形所对应的第一光阻层图形还容易出现光阻材料冲洗过量，导致第一光阻层图形发生缺陷，也就可能导致第三条状透光图形014与第一格栅和第二格栅在衬底上对应形成的沟槽产生连接的缺陷。
[0087]因此，本实施例第一栅状图形能够对因过度显影或光阻材料冲洗过量而产生的沟槽连接缺陷进行测试，并提高测试效率。
[0088]本实施例中，所述第一测试图形还包括第三栅状图形。
[0089]参考图5,示出了本实施例中，第一测试图形中第三栅状图形的示意图，所述第一测试图形中第三栅状图形包括:
[0090]所述第三栅状图形包括:
[0091]位于一透光矩形图形010中的不透光的第五格栅和第六格栅。
[0092]所述第五格栅包括沿多个第一条状不透光图形015,所述第六格栅包括多个第二条状不透光图形016,所述多个第一条状不透光图形015和多个第二条状不透光图形016的延伸方向相同，所述第五格栅和第六格栅在第一条状不透光图形015的延伸方向上相邻。
[0093]位于所述第五格栅和第六格栅之间的第三条状不透光图形017,所述第三条状不透光图形017的延伸方向与第一条状不透光图形015的延伸方向正交。
[0094]本实施例中，所述多个第一条状不透光图形015和多个第二条状不透光图形016 的延伸方向为第二方向(参考图4中YY'方向)，所述第三条状透光图形的延伸方向为第一方向(参考图4中XX'方向)，所述第二方向与第一方向正交。
[0095]由于第三条状不透光图形017、第五格栅和第六格栅均不透光，因此以第一栅状图形为掩模进行曝光显影，在光阻层上形成的第一光阻层图形形状为对应第三条状不透光图形017、第五格栅和第六格栅形状的条形凸起，进而以第一光阻层图形为掩模刻蚀晶圆上的衬底，能够在衬底中形成对应第三条状不透光图形017、第五格栅和第六格栅形状的条形凸起。
[0096]由于第三栅状图形位于第一测试图形区域，第三栅状图形容易发生显影液覆盖过量导致的过度显影的缺陷，即本来未受到光照的光阻层被显影，使第一光阻层图形出现缺陷，第三条状不透光图形017与第五格栅和第六格栅在衬底上对应形成的条形凸起可能因过度显影而产生断线的缺陷。
[0097]此外，在冲洗显影液的过程中，由于不曝光区域02对应的光阻层区域为整体的未与显影液反应的光阻层，具有较强的疏水性，使得在冲洗显影液时，水分向第一测试图形区域01对应的光阻层区域聚集，第三栅状图形所对应的第一光阻层图形还容易出现光阻材料冲洗过多导致的过度显影，导致第一光阻层图形发生缺陷，也就可能导致第三条状不透光图形017、第五格栅和第六格栅在衬底上对应的条形凸起因过度显影而产生断线的缺陷。
[0098]因此，本实施例第三栅状图形能够对因过度显影或光阻材料冲洗过量而产生的条形凸起断线缺陷进行测试，并提高测试效率。
[0099]本实施例中，所述第二测试图形包括第二栅状图形。
[0100]参考图6,示出了本实施例中，示出了本实施例第二测试图形中第二栅状图形的示意图，所述第二测试图形中第二栅状图形包括:
[0101]位于一不透光矩形图形030中透光的第三格栅和第四格栅。
[0102]所述第三格栅包括沿多个第四条状透光图形025,所述第四格栅包括多个第五条状透光图形026,所述多个第三条状透光图形025和多个第四条状透光图形026的延伸方向相同，所述第三格栅和第四格栅在第三条状透光图形025的延伸方向上相邻。
[0103]位于所述第三格栅和第四格栅之间的第六条状透光图形027,所述第六条状透光图形027的延伸方向与第一条状透光图形025的延伸方向正交。
[0104]在本实施例中，本实施例中，所述多个第四条状透光图形025和多个第五条状透光图形026的延伸方向为第二方向(参考图4中YY'方向)，所述第三条状透光图形的延伸方向为第一方向(参考图4中XX'方向)，所述第二方向与第一方向正交。
[0105]由于第六条状透光图形027、第三格栅和第四格栅均透光，因此以第一栅状图形为掩模进行曝光显影，在光阻层上形成的第二光阻层图形形状为对应第六条状透光图形027、 第三格栅和第四格栅形状的沟槽，进而以第二光阻层图形为掩模刻蚀晶圆上的衬底，能够在衬底中形成对应第六条状透光图形027、第三格栅和第四格栅形状的沟槽。
[0106]由于第二栅状图形位于第二测试图形区域，第二栅状图形容易发生显影液覆盖过少导致显影不足的缺陷，即部分第一条状透光图形025、第二条状透光图形026或者第三条状透光图形027对应的光阻层不完全显影，使第二光阻层图形出现缺陷，具体地，第三条状透光图形027与第三格栅和第四格栅在衬底上对应形成的沟槽可能因不完全显影而产生刻蚀不净、断线的缺陷。
[0107]此外，在冲洗显影液的过程中，由于全曝光区域04 (结合参考图3)对应的光阻层区域为整体的与显影液发生反应的光阻层，具有较强的亲水性，使得在冲洗显影液时，水分向第二测试图形区域02 (结合参考图3)的光阻层区域聚集，第一栅状图形所对应的第二光阻层图形还容易出现光阻材料冲洗不净导致的显影不足，导致第二光阻层图形发生缺陷， 也就可能导致第三条状透光图形027与第三格栅和第四格栅在光阻层上对应的沟槽产生刻蚀不净、断线的缺陷。
[0108]因此，本实施例第二栅状图形能够对因不完全显影或光阻材料冲洗不净而产生的沟槽刻蚀不净、断线等缺陷进行测试，并提高测试效率。
[0109]本实施例中，所述第二测试图形还包括第四栅状图形。
[0110]参考图7,示出了本实施例第二测试图形中第四栅状图形的示意图，所述第二测试图形中第四栅状图形包括:
[0111]位于一透光矩形图形021中的不透光的第七格栅和第八格栅。
[0112]所述第七格栅包括沿多个第四条状不透光图形022,所述第八格栅包括多个第五条状不透光图形023,所述多个第四条状不透光图形022和多个第五条状不透光图形023的延伸方向相同，所述第七格栅和第八格栅在第四条状不透光图形022的延伸方向上相邻。
[0113]位于所述第七格栅和第八格栅之间的第六条状不透光图形024,所述第六条状不透光图形024的延伸方向与第四条状不透光图形022的延伸方向正交。
[0114]在本实施例中，本实施例中，所述多个第四条状透光图形022和多个第五条状透光图形023的延伸方向为第一方向(参考图4中XX'方向)，所述第六条状不透光图形024 的延伸方向为第二方向(参考图4中YY'方向)，所述第二方向与第一方向正交。
[0115]由于第六条状不透光图形024、第七格栅和第八格栅均不透光，因此以第二栅状图形为掩模进行曝光显影，在光阻层上形成的第二光阻层图形形状为对应第六条状不透光图形024、第七格栅和第八格栅形状的条形凸起，进而以第二光阻层图形为掩模刻蚀晶圆上的衬底，能够在衬底中形成对应第六条状不透光图形024、第三格栅和第四格栅形状的条形凸起。
[0116]由于第四栅状图形位于第二测试图形区域，第四栅状图形容易发生显影液覆盖不足导致的显影不足的缺陷，即本来未受到光照的光阻层没有完全显影，使第二光阻层图形出现缺陷，第六条状不透光图形024与第七格栅和第八格栅在衬底中对应形成的条形凸起可能因没有完全显影而产生相互桥接的缺陷。
[0117]此外，在冲洗显影液的过程中，由于全曝光区域04(结合参考图3)对应的光阻层区域为整体的与显影液反应的光阻层，具有较强的亲水性，使得在冲洗显影液时，水分向全曝光区域04对应的光阻层区域聚集，第四栅状图形所对应的第二光阻层图形还容易出现光阻材料冲洗不足导致的显影不足，导致第二光阻层图形发生缺陷，也就可能导致第六条状不透光图形024、第七格栅和第八格栅在衬底中对应形成的条形凸起产生相互桥接的缺陷。
[0118]因此，本实施例第四栅状图形能够对因不完全显影或光阻材料冲洗不净而产生的条形凸起桥接等缺陷进行测试，并提高测试效率。
[0119]综上，利用本实施例中测试掩模板，可以同时对实际的半导体器件中条状凸起和沟槽分别在显影液覆盖过量、显影液覆盖不足、显影液冲洗过量以及显影液冲洗不足的条件下产生沟槽连接、沟槽断线、条形凸起桥接、条形凸起断线等各种缺陷的概率进行测试， 从而提前调整半导体器件所对应的测试掩模板图形的设计，以提高半导体器件的良率。
[0120]本实施例中，所述第一测试图形中的第一栅状图形和第二测试图形中的第四栅状图形形状互补，所述第一测试图形中的第三栅状图形和第二测试图形中的第二栅状图形形状互补。这样的好处在于，在对显影液覆盖过量、显影液覆盖不足、显影液冲洗过量以及显影液冲洗不足的条件下产生的各种缺陷进行测试时，排除图形形状和尺寸的因素，从而能够更精确地反应晶圆上不同位置处由显影不良导致各种缺陷的概率。
[0121]如上述所述，在本实施例中，第一测试图形中所述第一格栅、第二格栅的延伸方向和第二测试图形中第三格栅和第四格栅的延伸方向不同，因此第一测试图形中的第一栅状图形，和第二测试图形中的第二栅状图形分别对第一方向和第二方向上的显影液覆盖不良缺陷测试的效果不同。同理，第一测试图形中的第三栅状图形和第二测试图形中的第四栅状图形分别对第一方向和第二方向上的显影液覆盖不良缺陷测试的效果不同。这样本实施例测试图形测试出显影液覆盖不良缺陷的概率更高。
[0122]但是本发明对述第一、第二、第三、第四、第五、第六、第七、第八格栅的延伸方向不做限制。
[0123]在其他实施例中，第二测试图形还可以不包括第二栅状图形和第四栅状图形，而是包括与第一测试图形相同的第一栅状图形和第三栅状图形。
[0124]第一栅状图形和第二栅状图形的区别仅在于第一、第二、第三条状透光图形的延伸方向分别与第四、第五、第六条状透光图形的延伸方向不同，因此第二测试图形包括与第一测试图形相同的第一栅状图形和第三栅状图形，第二测试图形的第一栅状图形同样能够在衬底中形成沟槽，并对沟槽由不完全显影而产生刻蚀不净、断线等缺陷的概率进行测试。
[0125]第二测试图形的第四栅状图形同样能够在衬底中形成条形凸起，并对条形凸起由不完全显影而产生刻蚀不净、断线等缺陷的概率进行测试。
[0126]同理，在其他实施例中，第一测试图形还可以不包括第一栅状图形和第三栅状图形，而是包括与第二测试图形相同的第二栅状图形和第四栅状图形。
[0127]参考图8,所述第一测试图形区域和第二测试图形区域均还包括第三测试图形，所述第三测试图形包括:位于一透光矩形图形018中的不透光的第一矩形阵列。
[0128]所述第一矩形阵列包括:多个阵列排布的不透光矩形图形019。所述多个阵列排布的不透光矩形图形019用于在晶圆的光阻层上形成矩形图形，在刻蚀衬底的过程中，矩形图形露出的衬底被刻蚀，矩形图形对应在衬底中形成矩形凸起。
[0129]在第一测试图形区域中的第三测试图形位于四个不曝光区域02的包围中，在显影的过程中，显影液容易向第三测试图形对应的光阻层聚集，因此第三测试图形对应的第一光阻层图形容易发生过度显影的缺陷，即本来未受到光照的光阻层被显影，使第一光阻层图形出现缺陷，第三测试图形在衬底中对应的矩形凸起可能因过度显影而产生桥接的缺陷。
[0130]在第二测试图形区域中的第三测试图形位于四个全曝光区域04的包围中，在显影的过程中，显影液容易向全曝光区域04对应的光阻层聚集，因此第三测试图形对应的第二光阻层图形容易发生显影液覆盖不足的缺陷，第三测试图形在衬底中对应的矩形凸起可能因过度显影液覆盖不足而产生桥接的缺陷。
[0131]参考图9,所述第一测试图形和第二测试图形均还包括第四测试图形，所述第四测试图形包括:位于一不透光矩形图形028中的透光的第二矩形阵列。
[0132]所述第二矩形阵列包括:多个阵列排布的透光矩形图形029。
[0133]所述多个阵列排布的不透光矩形图形029用于在晶圆的光阻层上形成矩形沟槽， 以在刻蚀衬底的过程中，在衬底中形成相应的矩形沟槽。
[0134]在第一测试图形区域中的第四测试图形位于四个不曝光区域02的包围中，在显影的过程中，显影液容易向第四测试图形对应的光阻层聚集，因此第四测试图形对应的第一光阻层图形容易发生过度显影的缺陷，即本来未受到光照的光阻层被显影，使第一光阻层图形出现缺陷，第四测试图形在衬底中对应的矩形沟槽可能因过度显影而产生桥接的缺陷。
[0135]在第二测试图形区域中的第四测试图形位于四个全曝光区域04的包围中，在显影的过程中，显影液容易向全曝光区域04对应的光阻层聚集，因此第四测试图形对应的第二光阻层图形容易发生显影液覆盖不足的缺陷，第四测试图形在衬底中对应的矩形沟槽可能因影液覆盖不足而产生刻蚀不净、尺寸变小甚至矩形沟槽缺失的缺陷。
[0136]综上，所述第一测试图形区域和第二测试图形区域中的第三测试图形能够对半导体器件中的矩形凸起和矩形沟槽进行模拟测试，得到半导体器件中的矩形凸起和矩形沟槽在显影液覆盖过量、显影液覆盖不足、显影液冲洗过量以及显影液冲洗不足的情况下产生的各种缺陷，并提高测试效率。
[0137]需要说明的是，在本实施例中，所述不曝光区域02、第一测试图形区域01、全曝光区域04和第二测试图形区域04均为矩形。但是本发明对此不作限制，在其他实施例中，所述不曝光区域02、第一测试图形区域01、全曝光区域04和第二测试图形区域04还可以为圆形。
[0138]本发明还提供一种测试方法，包括:
[0139]提供本发明所提供的所述的测试掩模版；
[0140]提供晶圆，所述晶圆包括衬底。
[0141]在所述衬底上形成光阻层。
[0142]以所述测试掩模版为掩模对所述衬底上的光阻层进行曝光。
[0143]对所述晶圆进行显影，去除部分光阻层，在所述光阻层上形成对应测试掩模版上第一测试图形和第二测试图形的图案。
[0144]以所述光阻层为掩模，刻蚀所述衬底，在衬底上形成对应测试掩模版上第一测试图形和第二测试图形的半导体结构。
[0145]具体地，在本实施例中，采用上述实施例提供的测试掩模版为掩模，对所述衬底上的光阻层进行曝光。
[0146]可以参考图10、图11，图10示出了如图2中正测试区域10在晶圆上所对应形成的第一光阻层图形。图11示出了如图3中反测试区域20在晶圆上所对应形成的第二光阻层图形。
[0147]结合参考图2和图10,所述正测试区域10包括多个呈阵列排布的不曝光区域02 和第一测试图形区域01，第一测试图形区域01与不曝光区域02在阵列的行方向和列方向上间隔排布并相邻接，所述第一测试图形区域01中具有多个不同的第一测试图形。
[0148]需要说明的是，所述不曝光区域02为整块的不透光区域，曝光机台的光源无法透过不曝光区域02,因此以所述测试掩模板对晶圆上的光阻层100曝光时，不曝光区域02对应的不曝光光阻层102不会受到光照而发生反应，进而不会与显影液发生反应而在显影中被去除。所述第一测试图形区域01在显影后使晶圆上的光阻层对应形成第一光阻层图形区域101，所述第一光阻层图形区域101中具有对应第一测试图形的第一光阻层图形。
[0149]以本实施例测试掩模版为掩模，对晶圆上的光阻层进行曝光显影，由于第一测试图形区域01与不曝光区域02在阵列的行方向和列方向上间隔排布并相邻接。每个第一测试图形区域01与四个不曝光区域02相邻接，正测试图形区域10在显影过程中，不曝光区域02对应的光阻层未收到光照，不容易与显影液反应，并且四个不曝光区域02的面积较大，因此不曝光区域02对应的光阻层上的显影液容易向第一测试图形区域01对应的光阻层上聚集，使第一测试图形所对应的第一光阻层图形容易出现显影液覆盖过量导致的过度显影的缺陷，即本来未受到光照的光阻层被显影，使第一光阻层图形在衬底中对应形成的半导体结构容易出现断线、缺失等缺陷。
[0150]此外，在冲洗显影液的过程中，由于不曝光区域02对应的光阻层区域为整体的未与显影液反应的光阻层，具有较强的疏水性，使得在冲洗显影液时，水分向第一测试图形区域01对应的第一光阻层图形区域101聚集，第一测试图形所对应的第一光阻层图形还容易出现光阻材料冲洗过多导致的过度显影，导致第一光阻层图形在衬底中对应形成的半导体结构发生断线、缺失等缺陷。
[0151]结合参考图3和图11，所述反测试区域20包括多个呈阵列排布的全曝光区域04 和第二测试图形区域03,第二测试图形区域03与全曝光区域04在阵列的行方向和列方向上间隔排布并相邻接，所述第二测试图形区域03中具有多个不同的第二测试图形。
[0152]需要说明的是，所述全曝光区域04为整块的透光区域，曝光机台的光源可以透过全曝光区域04,因此以所述测试掩模板对晶圆上的光阻层曝光时，全曝光区域04对应的全曝光光阻层202全部受到光照而发生反应，进而全部与显影液发生反应而在显影中被去除。所述第二测试图形区域03在显影后使晶圆上的光阻层对应形成第二光阻层图形区域 201，所述第二光阻层图形区域201中具有对应第二测试图形的第二光阻层图形。
[0153]由于第二测试图形区域03与全曝光区域04在阵列的行方向和列方向上间隔排布并相邻接，每个第二测试图形区域03与四个全曝光区域04相邻接，反测试图形区域20 在显影过程中，全曝光区域04对应的全曝光光阻层202全部受到光照，全部与显影液反应， 并且四个全曝光区域04的面积较大，反测试图形区域20在显影过程中，全曝光光阻层202 容易吸收部分第二光阻层图形区域201上的显影液，使第二光阻层图形区域201容易出现显影液覆盖过少导致显影不足的缺陷。即本来受到光照的光阻层因为显影液覆盖过少而未被去除，使得第二测试图形对应的第二光阻层图形出现光阻材料残留，使第二光阻层图形发生变形，进而导致第二光阻层图形在衬底中对应形成的半导体结构发生断线、缺失等缺陷。
[0154]此外，在冲洗显影液的过程中，由于全曝光区域04上为整体的全部与显影液反应的光阻层，具有较强的亲水性，使得在冲洗显影液时，水分向全曝光区域04对应的全曝光光阻层202聚集，第二测试图形对应的第二光阻层图形还容易出现光阻材料冲洗不足引起的显影不足，导致第二光阻层图形发生光阻残留的缺陷，使第二光阻层图形发生变形。进而导致第二光阻层图形在衬底中对应形成的半导体结构发生断线、缺失等缺陷。
[0155]综上，根据本发明提供的测试方法，能够对测试掩模板上图形分布不同的条件下， 各种显影液覆盖不良以及容易在晶圆上发生的位置进行测试，并且使得显影液覆盖不良发生的概率增加，提高了测试效率，进而能够提高晶圆制作的良率。
[0156]需要说明的是，在本实施例中，所述第一测试图形包括上述实施例中的第一栅状图形和第三栅状图形，所述第二测试图形包括上述实施例中的第二栅状图形和第四栅状图形。
[0157]参考上述实施例，利用本实施例的测试方法，可以同时对实际的半导体器件中条状凸起和沟槽分别在显影液覆盖过量、显影液覆盖不足、显影液冲洗过量以及显影液冲洗不足的条件下产生沟槽连接、沟槽断线、条形凸起桥接、条形凸起断线等各种缺陷的概率进行测试，从而提前调整半导体器件所对应的测试掩模板图形的设计，以提高半导体器件的良率。
[0158]本实施例中，所述第一测试图形中的第一栅状图形和第二测试图形中的第四栅状图形形状互补，所述第一测试图形中的第三栅状图形和第二测试图形中的第二栅状图形形状互补。这样的好处在于，在对显影液覆盖过量、显影液覆盖不足、显影液冲洗过量以及显影液冲洗不足的条件下产生的各种缺陷进行测试时，排除图形形状和尺寸的因素，从而能够更精确地反应晶圆上不同位置处由显影不良导致各种缺陷的概率。
[0159]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种测试掩模版，其特征在于，包括: 掩模版基板； 位于所述掩模版基板上的正测试区域和反测试区域； 所述正测试区域包括多个呈阵列排布的不曝光区域和第一测试图形区域，所述第一测试图形区域与不曝光区域在阵列的行方向和列方向上交替排布并相邻接，所述第一测试图形区域中具有多个第一测试图形； 所述反测试区域包括多个呈阵列排布的全曝光区域和第二测试图形区域，所述第二测试图形区域与全曝光区域在阵列的行方向和列方向上交替排布并相邻接，所述第二测试图形区域中具有多个第二测试图形。2.如权利要求1所述的测试掩模版，其特征在于，所述第一测试图形和第二测试图形形状互补。3.如权利要求1所述的测试掩模版，其特征在于，所述第一测试图形包括第一栅状图形； 所述第一栅状图形包括:位于一不透光矩形图形中透光的第一格栅和第二格栅；所述第一格栅包括多个平行排布的第一条状透光图形，所述第二格栅包括多个平行排布的第二条状透光图形，所述多个第一条状透光图形和多个第二条状透光图形的延伸方向为第一方向，所述第一格栅和第二格栅在第一方向上相邻设置；位于所述第一格栅和第二格栅之间的第三条状透光图形，所述第三条状透光图形的延伸方向为第二方向，所述第二方向与第一方向正交。4.如权利要求3所述的测试掩模版，其特征在于，所述多个第一条状透光图形之间、多个第二条状透光图形之间、第一格栅和第二格栅与第三条状透光图形之间的间距均为特征尺寸。5.如权利要求3所述的测试掩模版，其特征在于，所述多个条状透光图形之间、第二条状透光图形和第三条状透光图形的宽度均为特征尺寸。6.如权利要求3所述的测试掩模版，其特征在于，所述第二测试图形包括第二栅状图形； 所述第二栅状图形包括:位于一不透光矩形图形中透光的第三格栅和第四格栅；所述第三格栅包括多个平行排布的第四条状透光图形，所述第四格栅包括多个平行排布的第五条状透光图形，所述多个第四条状透光图形和多个第五条状透光图形的延伸方向为第二方向，所述第三格栅和第四格栅在第二方向上相邻设置；位于所述第三格栅和第四格栅之间的第六条状透光图形，所述第三条状透光图形的延伸方向为第一方向。7.如权利要求1所述的测试掩模版，其特征在于，所述第一测试图形包括第三栅状图形； 所述第三栅状图形包括:位于一透光矩形图形中不透光的第五格栅和第六格栅；所述第五格栅包括多个平行排布的第一条状不透光图形，所述第六格栅包括多个平行排布的第二条状不透光图形，所述多个第一条状不透光图形和多个第二条状不透光图形的延伸方向为第二方向，所述第五格栅和第六格栅在第二方向上相邻设置；位于所述第五格栅和第六格栅之间的第三条状不透光图形，所述第三条状不透光图形的延伸方向为第一方向； 所述第二方向与第一方向正交。8.如权利要求7所述的测试掩模版，其特征在于，所述第二测试图形包括第四栅状图形； 所述第四栅状图形包括:位于一透光矩形图形中不透光的第七格栅和第八格栅；所述第七格栅包括多个平行排布的第四条状不透光图形，所述第八格栅包括多个平行排布的第五条状不透光图形，所述多个第四条状不透光图形和多个第五条状不透光图形的延伸方向为第一方向，所述第七格栅和第八格栅在第一方向上相邻设置；位于所述第七格栅和第八格栅之间的第六条状不透光图形，所述第六条状不透光图形的延伸方向沿第二方向。9.如权利要求3所述的测试掩模版，其特征在于，所述第一测试图形和第二测试图形均包括第一栅状图形。10.如权利要求7所述的测试掩模版，其特征在于，所述第一测试图形和第二测试图形均包括所述第三栅状图形。11.如权利要求1所述的测试掩模版，其特征在于，所述第一测试图形区域和第二测试图形区域均包括第三测试图形，所述第三测试图形包括:位于一透光矩形图形中不透光的第一矩形阵列；所述第一矩形阵列包括多个阵列排布的不透光矩形图形。12.如权利要求1所述的测试掩模版，其特征在于，所述第一测试图形区域和第二测试图形区域均包括第四测试图形；所述第四测试图形包括:位于一不透光矩形图形中透光的第二矩形阵列；所述第二矩形阵列包括:多个阵列排布的透光矩形图形。13.如权利要求1所述的测试掩模版，其特征在于，所述不曝光区域、第一测试图形区域、全曝光区域和第二测试图形区域均为矩形。14.如权利要求1所述的测试掩模版，其特征在于，所述正测试区域和反测试区域在掩模版基板上相邻设置。15.如权利要求1所述的测试掩模版，其特征在于，所述测试掩模基板上分别包括多个正测试区域和多个反测试区域，所述多个正测试区域和多个反测试区域在所述掩模版基板上均匀分布。16.一种测试方法，其特征在于，包括: 提供如权利要求1至15中任意一项权利要求所述的测试掩模版； 提供晶圆，所述晶圆包括衬底； 在所述衬底上形成光阻层； 以所述测试掩模版为掩模，对所述衬底上的光阻层进行曝光； 对所述晶圆进行显影，去除部分光阻层，在所述光阻层上形成对应测试掩模版上第一测试图形和第二测试图形的图案； 以所述光阻层为掩模，刻蚀所述衬底，在衬底中形成对应测试掩模版上第一测试图形和第二测试图形的半导体结构。
【文档编号】H01L21/66GK105988285SQ201510051782
【公开日】2016年10月5日
【申请日】2015年1月30日
【发明人】郝静安, 张强, 邢滨
【申请人】中芯国际集成电路制造(上海)有限公司