显示面板及包括显示面板的显示装置的制造方法
【专利摘要】公开了一种显示面板和显示装置。显示面板包括栅极线、数据线和像素。栅极线在第一方向延伸并且包括彼此相邻的第一栅极线和第二栅极线。数据线在与第一方向交叉的第二方向中延伸并且包括第一数据线至第三数据线。每个像素连接至栅极线之一和数据线之一。第一数据线连接至像素的第一像素列中的第二多个像素的至少第一任一个。第二数据线连接至第一像素列中的第一多个像素的至少第一任一个。第三数据线连接至第一多个像素的至少第二任一个和第二多个像素的至少第二任一个。
【专利说明】
显示面板及包括显示面板的显示装置
技术领域
[0001]本发明构思的示例性实施方式涉及显示装置，更具体地，涉及显示面板和包括显示面板的显示装置。
【背景技术】
[0002]液晶显示(LCD)装置可包括包含像素电极的第一基板、包含公共电极的第二基板以及被设置在第一基板和第二基板之间的液晶层。电压可被施加至像素电极和公共电极以生成电场。可根据电场来控制穿过液晶层的光的透射，因此可显示期望的图像。
[0003]由于水平行的数量随着LCD装置的显示分辨率或尺寸的增加而增加，所以可采用用于确保像素充电时长的驱动方案。
【发明内容】
[0004]根据本发明构思的示例性实施方式，提供了一种显示面板。显示面板包括多个栅极线、多个数据线和多个像素。多个栅极线在第一方向延伸，并且多个栅极线包括彼此相邻的第一栅极线和第二栅极线。多个数据线在与第一方向交叉的第二方向延伸，并且多个数据线包括第一数据线、第二数据线和第三数据线。多个像素连接至多个栅极线的至少一个和多个数据线的至少一个。第一数据线连接至多个像素的第一像素列中的第二多个像素的至少第一任一个。第二数据线连接至第一像素列中的第一多个像素的至少第一任一个。第三数据线连接至第一多个像素的至少第二任一个和第二多个像素的至少第二任一个。
[0005]在根据本发明构思的示例性实施方式中，多个数据线还可包括第四数据线和第五数据线。第二数据线可连接至多个像素的第二像素列中的第四多个像素的至少第一任一个。第四数据线可连接至第二像素列中的第三多个像素的至少第一任一个。第五数据线可连接至第三多个像素的至少第二任一个和第四多个像素的至少第二任一个。
[0006]在本发明构思的示例性实施方式中，多个数据线还可包括第四数据线。第三数据线和第四数据线可被设置在第一数据线与第二数据线之间。第一多个像素可包括被顺序地设置在第二方向的第一像素、第二像素和第三像素。第二多个像素可包括被顺序地设置在第二方向的第四像素、第五像素和第六像素。第一像素和第五像素可连接至第三数据线。第二像素和第六像素可连接至第四数据线。第三像素可连接至第二数据线。第四像素可连接至第一数据线。
[0007]在本发明构思的示例性实施方式中，第三像素和第四像素可彼此相邻，以及被施加至第三像素的第一数据电压可具有与被施加至第四像素的第二数据电压的极性不同的极性。
[0008]在本发明构思的示例性实施方式中，具有第一极性的数据电压可被施加至第一数据线和第四数据线。具有不同于第一极性的第二极性的数据电压可被施加至第二数据线和第三数据线。
[0009]在本发明构思的示例性实施方式中，第一极性可以是相对于公共电压的正极性，以及第二极性可以是相对于公共电压的负极性。
[0010]在根据本发明构思的示例性实施方式中，第一极性可以是相对于公共电压的负极性，以及第二极性可以是相对于公共电压的正极性。
[0011]在本发明构思的示例性实施方式中，多个数据线还可包括第四数据线、第五数据线和第六数据线。第三数据线、第四数据线、第五数据线和第六数据线可被设置在第一数据线与第二数据线之间。第一多个像素可包括被顺序地设置在第二方向的第一像素、第二像素、第三像素、第四像素和第五像素，以及第二多个像素可包括被顺序地设置在第二方向的第六像素、第七像素、第八像素、第九像素和第十像素。第一像素和第七像素可连接至第三数据线。第二像素和第八像素可连接至第四数据线。第三像素和第九像素可连接至第五数据线。第四像素和第十像素可连接至第六数据线。第五像素可连接至第二数据线。第六像素可连接至第一数据线。
[0012]在本发明构思的示例性实施方式中，多个像素可包括输出红光的红色像素、输出绿光的绿色像素和输出蓝光的蓝色像素。
[0013]根据本发明构思的示例性实施方式，提供了一种显示装置。显示装置包括显示面板和时序控制器。时序控制器被配置为控制显示面板的操作并且基于输入图像数据生成输出图像数据。显示面板基于输出图像数据显示图像。显示面板包括多个栅极线、多个数据线和多个像素。多个栅极线在第一方向延伸，以及多个栅极线包括彼此相邻的第一栅极线和第二栅极线。多个数据线在与第一方向交叉的第二方向延伸，以及多个数据线包括第一数据线、第二数据线和第三数据线。多个像素连接至多个栅极线的至少一个和多个数据线的至少一个。第一数据线连接至多个像素的第一像素列中的第二多个像素的至少第一任一个。第二数据线连接至第一像素列中的第一多个像素的至少第一任一个。第三数据线连接至第一多个像素的至少第二任一个和第二多个像素的至少第二任一个。
[0014]在本发明构思的示例性实施方式中，多个数据线还可包括第四数据线和第五数据线。第二数据线可连接至多个像素的第二像素列中的第四多个像素的至少第一任一个。第四数据线可连接至第二像素列中的第三多个像素的至少第一任一个。第五数据线可连接至第三多个像素的至少第二任一个和第四多个像素的至少第二任一个。
[0015]在本发明构思的示例性实施方式中，多个数据线还可包括第四数据线。第三数据线和第四数据线可被设置在第一数据线与第二数据线之间。第一多个像素可包括被顺序地设置在第二方向的第一像素、第二像素和第三像素。第二多个像素可包括被顺序地设置在第二方向的第四像素、第五像素和第六像素。第一像素和第五像素可连接至第三数据线。第二像素和第六像素可连接至第四数据线。第三像素可连接至第二数据线。第四像素可连接至第一数据线。
[0016]在本发明构思的示例性实施方式中，第三像素和第四像素可彼此相邻，以及被施加至第三像素的第一数据电压可具有与被施加至第四像素的第二数据电压的极性不同的极性。
[0017]在本发明构思的示例性实施方式中，具有第一极性的数据电压可被施加至第一数据线和第四数据线。具有不同于第一极性的第二极性的数据电压可被施加至第二数据线和第三数据线。
[0018]在本发明构思的示例性实施方式中，第一极性可以是相对于公共电压的正极性，以及第二极性可以是相对于公共电压的负极性。
[0019]在根据本发明构思的示例性实施方式中，第一极性可以是相对于公共电压的负极性，以及第二极性可以是相对于公共电压的正极性。
[0020]在本发明构思的示例性实施方式中，多个数据线还可包括第四数据线、第五数据线和第六数据线。第三数据线、第四数据线、第五数据线和第六数据线可被设置在第一数据线与第二数据线之间。第一多个像素可包括被顺序地设置在第二方向的第一像素、第二像素、第三像素、第四像素和第五像素，以及第二多个像素可包括被顺序地设置在第二方向的第六像素、第七像素、第八像素、第九像素和第十像素。第一像素和第七像素可连接至第三数据线。第二像素和第八像素可连接至第四数据线。第三像素和第九像素可连接至第五数据线。第四像素和第十像素可连接至第六数据线。第五像素可连接至第二数据线。第六像素可连接至第一数据线。
[0021]在本发明构思的示例性实施方式中，多个像素可包括输出红光的红色像素、输出绿光的绿色像素和输出蓝光的蓝色像素。
[0022]在本发明构思的示例性实施方式中，显示装置还可包括栅极驱动器。栅极驱动器可连接至多个栅极线并且可生成待被施加至显示面板的多个栅极信号。
[0023]在本发明构思的示例性实施方式中，显示装置还可包括数据驱动器。数据驱动器可连接至多个数据线并且可基于待被施加至显示面板的输出图像数据生成多个数据电压。
[0024]根据本发明构思的示例性实施方式，提供一种显示面板。显示面板包括多个数据线和多个像素。多个数据线包括第一数据线、第二数据线和第三数据线。多个像素包括被布置在第一像素列中的第一多个像素、被布置在第一像素列中的第二多个像素、被布置在第二像素列中的第三多个像素、以及被布置在第二像素列中的第四多个像素。第一数据线连接至第二多个像素中的至少第一任一个。第二数据线连接至第一多个像素中的至少第一任一个。第三数据线连接至第一多个像素中的至少第二任一个和第二多个像素中的至少第二任一个。第三数据线被设置在第一数据线与第二数据线之间。
【附图说明】
[0025]通过结合附图的下面详细描述将更清楚地理解本发明构思的说明性、非限制性的示例实施方式，在附图中:
[0026]图1是示出了根据本发明构思的示例性实施方式的显示装置的框图；
[0027]图2是示出了根据本发明构思的示例性实施方式的图1的显示装置中包括的时序控制器的框图；
[0028]图3是示出了根据本发明构思的示例性实施方式的显示面板的平面视图；
[0029]图4A和图4B是根据本发明构思的示例性实施方式的用于描述图3的显示面板的操作的图示；
[0030]图5是示出了根据本发明构思的示例性实施方式的显示面板的平面视图；以及
[0031]图6A和图6B是根据本发明构思的示例性实施方式的用于描述图5的显示面板的操作的图示。
【具体实施方式】
[0032]参考附图将更全面地描述本发明构思的示例性实施方式。然而，本发明构思可体现为许多不同的形式并且不应该被解释为受限于本文所提及的实施方式。贯穿本申请，相同的参考标号可指向相同的元件。
[0033]如本文中所使用的，术语“和/或”包括相关的所列项的一个或多个的任意和所有组合。
[0034]将理解，当元件被称为“连接”或“耦接”至另一元件时，其可直接连接或耦接至另一元件或者可存在中间元件。
[0035]如本文中所使用的，单数形式“一(a)”、“一(an)”和“该(the)”旨在也包括复数形式，除非上下文清楚地另有指示。
[0036]图1是示出了根据本发明构思的示例性实施方式的显示装置的框图。
[0037]参考图1，显示装置10包括显示面板100、时序控制器200、栅极驱动器300和数据驱动器400。
[0038]显示面板100连接至多个栅极线GL和多个数据线DL。显示面板100基于输出图像数据RGBD’显示具有多个灰度的图像。栅极线GL可在第一方向Dl延伸，并且数据线DL可在与第一方向Dl交叉(例如，基本垂直)的第二方向D2延伸。
[0039]显示面板100可包括以矩阵形式排列的多个像素。每个像素可电连接至栅极线GL的对应一个栅极线和数据线DL的对应一个数据线。
[0040]每个像素可包括开关元件、液晶电容器和存储电容器。液晶电容器和存储电容器可电连接至开关元件。例如，开关元件可以是薄膜晶体管。液晶电容器可包括连接至像素电极的第一电极和连接至公共电极的第二电极。数据电压可被施加至液晶电容器的第一电极。公共电压可被施加至液晶电容器的第二电极。存储电容器可包括连接至像素电极的第一电极和连接至存储电极的第二电极。数据电压可被施加至存储电容器的第一电极。存储电压可被施加至存储电容器的第二电极。存储电压可基本等于公共电压。
[0041]每个像素可具有矩形形状。例如，每个像素可在第一方向Dl具有相对短的边，而在第二方向D2具有相对长的边。每个像素的相对短的边可基本平行于栅极线GL。每个像素的相对长的边可基本平行于数据线DL。
[0042]根据本发明构思的示例性实施方式的显示面板100可基于反转驱动方案操作，在反转驱动方案中被施加至每个像素的数据电压的极性在每个预定周期相对于公共电压反转。因此，显示面板100中的液晶的特性可能因反转驱动方案而未被降低。例如，显示面板100可具有点反转的极性图案，在点反转的极性图案处单个像素被具有与该单个像素的极性相反的极性的像素包围。
[0043]在根据本发明构思的示例性实施方式的显示面板100中，多个水平行(例如，像素行)可被单个栅极线驱动。例如，以奇数(例如，3、5、7…)个相邻像素行设置的像素可连接至单个栅极线并且可通过单个栅极线被使能或禁用，因此像素的充电时长(例如，像素中包含的电容器的充电时长)可增加。
[0044]另外，根据本发明构思的示例性实施方式的显示面板100可具有如下结构:数据线基于非交替方案和交替方案连接至像素。非交替方案可被理解为特定数据线连接至被设置在相对于该特定数据线的单侧(例如，仅左侧或右侧)的像素的方案。交替方案可被理解为特定数据线连接至被设置在相对于该特定数据线的两侧(例如，左侧和右侧)的像素的方案。例如，显示面板100中的一些数据线DL可基于非交替方案实现，而显示面板100中的其它数据线DL可基于交替方案实现。为了具有数据线基于非交替方案和交替方案连接至像素的结构，根据本发明构思的示例性实施方式的显示面板100与另一显示面板相比还可包括至少一个数据线。
[0045]下面将参考图3至图6A和图6B描述显示面板100和显示面板100中包括的像素的详细配置和布置。
[0046]时序控制器200控制显示面板100、栅极驱动器300和数据驱动器400的操作。时序控制器200从外部设备(例如，主机)接收输入图像数据RGBD和输入控制信号C0NT。输入图像数据RGBD可包括用于多个像素的多个输入像素数据。每个输入像素数据可包括用于多个像素中的对应一个的红色灰度数据R、绿色灰度数据G和蓝色灰度数据B。输入控制信号CONT可包括主时钟信号、数据使能信号、垂直同步信号、水平同步信号等。
[0047]时序控制器200基于输入图像数据RGBD和输入控制信号⑶NT生成输出图像数据RGBD’、第一控制信号CONTl和第二控制信号C0NT2。
[0048]例如，时序控制器200可基于输入图像数据RGBD生成输出图像数据RGBD’。输出图像数据RGBD’可被提供给数据驱动器400。在本发明构思的一些示例性实施方式中，输出图像数据RGBD’可以是与输入图像数据RGBD基本相同的图像数据。在本发明构思的示例性实施方式中，输出图像数据RGBD ’可以是通过补偿输入图像数据RGBD生成的补偿图像数据。输出图像数据RGBD’可包括用于多个像素的多个输出像素数据。
[0049]时序控制器200可基于输入控制信号CONT生成第一控制信号CONTl。第一控制信号CONTl可被提供给栅极驱动器300，并且栅极驱动器300的驱动时序可基于第一控制信号CONTl被控制。第一控制信号CONTl可包括垂直启动信号、栅极时钟信号等。时序控制器200可基于输入控制信号CONT生成第二控制信号C0NT2。第二控制信号C0NT2可被提供给数据驱动器400，并且数据驱动器400的驱动时序可基于第二控制信号C0NT2被控制。第二控制信号C0NT2可包括水平启动信号、数据时钟信号、数据负载信号、极性控制信号等。
[0050]栅极驱动器300从时序控制器200接收第一控制信号CONTl。栅极驱动器300基于第一控制信号CONTl生成用于驱动栅极线GL的多个栅极信号。栅极驱动器300可顺序地将多个栅极信号施加至栅极线GL。
[0051 ] 数据驱动器400从时序控制器200接收第二控制信号C0NT2和输出图像数据RGBD’。数据驱动器400基于第二控制信号C0NT2和输出图像数据RGBD’(例如，数字图像数据)生成多个数据电压(例如，模拟数据电压)。数据驱动器400可将多个数据电压施加至数据线DL。
[0052]在本发明构思的一些示例性实施方式中，数据驱动器400可包括移位寄存器、锁存器、信号处理器和缓冲器。移位寄存器可向锁存器输出锁存脉冲。锁存器可暂时存储输出图像数据RGBD’，并且可将输出图像数据RGBD’输出至信号处理器。信号处理器可基于输出图像数据RGBD’生成模拟数据电压，并且可将模拟数据电压输出至缓冲器。缓冲器可将模拟数据电压输出至数据线DL。
[0053]在本发明构思的一些示例性实施方式中，栅极驱动器300和/或数据驱动器400可被设置(例如，直接安装)在显示面板100上，或者可以带式载体封装(TCP)类型连接至显示面板100。在本发明构思的示例性实施方式中，栅极驱动器300和/或数据驱动器400可被集成在显示面板100中。
[0054]图2是示出了根据本发明构思的示例性实施方式的图1的显示装置中包括的时序控制器的框图。
[0055]参考图2，时序控制器200可包括数据补偿器210和控制信号生成器220。为了方便描述，时序控制器200在图2中显示为被划分成两个元件，然而时序控制器200可不被物理划分。
[0056]数据补偿器210可从外部设备接收输入图像数据RGBD，并且可通过选择性地补偿输入图像数据RGBD生成输出图像数据RGBD’。例如，数据补偿器210可选择性地为输入图像数据RGBD执行图像质量补偿、点补偿、适应性颜色校正(ACC)、和/或动态电容补偿(DCC)以生成输出图像数据RGBD’。
[0057]在本发明构思的一些示例性实施方式中，数据补偿器210可包括单线存储器，该单线存储器存储与单个水平行(例如，单个像素行)对应的像素数据。
[0058]控制信号生成器220可从外部设备接收输入控制信号C0NT，并且可基于输入控制信号CONT生成用于图1中的栅极驱动器300的第一控制信号CONTl和用于图1中的数据驱动器400的第二控制信号C0NT2。控制信号生成器220可将第一控制信号CONTl输出至图1中的栅极驱动器300，并且可将第二控制信号C0NT2输出至图1中的数据驱动器400。
[0059]图3是示出了根据本发明构思的示例性实施方式的显示面板的平面视图。
[0060]参考图3，显示面板包括多个栅极线61^1和61^、多个数据线01^、01^1、01^、01^3、01^4、01^5、01^6、01^7、01^8和01^9、以及多个像素？11、？21、？31、？41、？51、？61、？12、？22、？32、？42、？52、P62、P13、P23、P33、P43、P53和P63。为了方便描述，图3中示出了显示面板的一部分。
[0061 ] 多个栅极线61^1和61^在第一方向01延伸。多个像素行1^1、1^2、1^3、1^4、1^5和咖6可由多个栅极线GLl和GL2限定。多个数据线DLO至DL9在与第一方向Dl交叉的第二方向D2延伸。多个像素列CLl、CL2和CL3可由多个数据线DLO至定。
[0062]多个像素Pll至P63中的每个可设置在多个像素行RWl至RW6中的相应一个像素行以及多个像素列CLl至CL3中的相应一个像素列中。
[0063]例如，像素？11、？21、？31、？41、？51和?61可设置在第一像素列(^1中。像素？12、？22、P32、P42、P52和P62可设置在第二像素列CL2中。像素P13、P23、P33、P43、P53和P63可设置在第三像素列CL3中。
[0064]像素P11、P12和P13可被设置在第一像素行RWl中。像素P21、P22和P23可被设置在第二像素行RW2中。像素P31、P32和P33可被设置在第三像素行RW3中。像素P41、P42和P43可被设置在第四像素行RW4中。像素P51、P52和P53可被设置在第五像素行RW5中。像素P61、P62和P63可被设置在第六像素行RW6中。
[0065]多个像素Pll至P63中的每个可连接至多个栅极线GLl和GL2中的相应一个栅极线以及多个数据线DLO至DL9中的相应一个数据线。被设置在三个相邻像素行中的像素可连接至单个栅极线。例如，三个相邻像素行可被单个栅极线驱动。数据线DLl至DL9中的一些数据线可基于非交替方案连接至像素Pl I至P63中的一些像素，并且数据线DLl至DL9中的其它数据线可基于交替方案连接至像素Pll至P63中的其它像素。
[0066]第一像素组GRl包括被设置在第一像素列CLl中且连接至第一栅极线GLl的三个像素P11、P21和P31(例如，奇数个像素)。第二像素组GR2包括被设置在第一像素列CLl中且连接至第二栅极线GL2的三个像素P41、P51和P61 (例如，奇数个像素)。数据线DLO连接至第一像素组GRl和第二像素组GR2中的第二像素组GR2 (例如，像素P41)。例如，数据线DLO未连接至第一像素组GRl。数据线DL3连接至第一像素组GRl和第二像素组GR2中的第一像素组GRl(例如，像素P31)。例如，数据线DL3未连接至第二像素组GR2。数据线DLO和DL3以外的数据线DLl和DL2(例如，至少两个数据线)中的每个连接至第一像素组GRl和第二像素组GR2。数据线DLl和DL2可设置在数据线DLO和DL3之间。
[0067]例如，第一像素组GRl中包括的像素Pll、P21和P31和第二像素组GR2中包括的像素?41、？51和?61可顺序地设置在第二方向02中。像素？11和?51可连接至数据线01^1。像素卩21和P61可连接至数据线DL2 ο像素P31可连接至数据线DL3。像素P41可连接至数据线DLO。
[0068]另外，第三像素组GR3可包括被设置在第二像素列CL2中且连接至第一栅极线GLl的三个像素P12、P22和P32(例如，奇数个像素)。第四像素组GR4可包括被设置在第二像素列CL2中且连接至第二栅极线GL2的三个像素P42、P52和P62(例如，奇数个像素)。第五像素组GR5可包括被设置在第三像素列CL3中且连接至第一栅极线GLl的三个像素P13、P23和P33(例如，奇数个像素)ο第六像素组GR6可包括被设置在第三像素列CL3中且连接至第二栅极线GL2的三个像素P43、P53和P63(例如，奇数个像素)。
[0069]数据线DL3可连接至第三像素组GR3和第四像素组GR4中的第四像素组GR4(例如，像素P42) ο例如，数据线DL3未连接至第三像素组GR3。数据线DL6可连接至第三像素组GR3和第四像素组GR4中的第三像素组GR3(例如，像素P32)。例如，数据线DL6未连接至第四像素组GR4。数据线DL3和DL6以外的数据线DL4和数据线DL5 (例如，至少两个数据线)中的每个可连接至第三像素组GR3和第四像素组GR4。数据线DL4和数据线DL5可被设置在数据线DL3和DL6之间。数据线DL6可连接至第五像素组GR5和第六像素组GR6中的第六像素组GR6(例如，像素P43)。例如，数据线DL6未连接至第五像素组GR5。数据线DL9可连接至第五像素组GR5和第六像素组GR6中的第五像素组GR5 (例如，像素P33)。例如，数据线DL9未连接至第六像素组GR6。数据线DL6和DL9以外的数据线DL7和DL8中的每个可连接至第五像素组GR5和第六像素组GR6 ο数据线DL7和DL8可被设置在数据线DL6和DL9之间。
[0070]例如，第三像素组GR3中包括的像素P12、P22和P32以及第四像素组GR4中包括的像素P42、P52和P62可顺序地设置在第二方向D2中。像素P12和P52可连接至数据线DL4。像素P22和P62可连接至数据线DL5。像素P32可连接至数据线DL6。像素P42可连接至数据线DL3。第五像素组GR5中包括的像素P13、P23和P33以及第六像素组GR6中包括的像素P43、P53和P63可顺序地设置在第二方向D2中。像素P13和P53可连接至数据线DL7。像素P23和P63可连接至数据线DL8 ο像素P33可连接至数据线DL9。像素P43可连接至数据线DL6。
[0071]如上所述，与数据线DLl连接的像素Pll和P51可设置在相对于数据线DLl的单侧(例如，左侧)。与数据线DL2连接的像素P21和P61可设置在相对于数据线DL2的单侧(例如，左侧)。与数据线DL3连接的像素P31和P42可被设置在相对于数据线DL3的两侧(例如，左侧和右侧)。例如，在根据本发明构思的示例性实施方式的图3的显示面板中，数据线DLl和DL2可基于非交替方案实现，并且数据线DL3可基于交替方案来实现。另外，在根据本发明构思的示例性实施方式的图3的显示面板中，数据线DL4、DL5、DL7和DL8可基于非交替方案被实现，并且数据线DL6和DL9可基于交替方案被实现。另外，为了驱动包含在第一像素列CLl中且未连接至数据线DLl、DL2和DL3的像素P41 (例如，为了具有基于非交替方案和交替方案的显示面板的结构)，根据本发明构思的示例性实施方式的图3的显示面板可包括与像素P41连接的附加数据线DLO。
[0072]图4A和图4B是根据本发明构思的示例性实施方式的用于描述图3的显示面板的操作的图示。
[0073]如上参考图1所述，根据本发明构思的示例性实施方式的显示面板可基于反转驱动方案(例如，点反转驱动方案)操作。例如，具有第一极性的数据电压(例如，模拟数据电压信号)和具有不同于第一极性的第二极性的数据电压可被交替地施加至多个数据线DLO至DL9 ο数据电压的极性可以帧为单位被反转。
[0074]例如，在第一帧期间，具有负极性(-)的数据电压可被施加至数据线DL0、DL2、DL4、DL6和DL8，并且具有正极性(+ )的数据电压可被施加至数据线DLl、DL3、DL5、DL7和DL9，如图4A中所示。在第一帧的第一水平周期期间，第一栅极线GLl可被使能(例如，施加至第一栅极线GLl的第一栅极信号可被激活)，具有正极性的数据电压可被施加至像素P11、P31、P22、P13和P33，并且具有负极性的数据电压可被施加至像素P21、P12、P32和P23。在第一帧的第一水平周期随后的第一帧的第二水平周期期间，第二栅极线GL2可被使能(例如，施加至第二栅极线GL2的第二栅极信号可被激活)，具有正极性的数据电压可被施加至像素P51、P42、?62和?53，并且具有负极性的数据电压可被施加至像素?41、？61、？52、？43和?63。
[0075]在第一帧随后的第二帧期间，具有正极性的数据电压可被施加至数据线DL0、DL2、DL4、DL6和DL8，并且具有负极性的数据电压可被施加至数据线DLl、DL3、DL5、DL7和DL9，如图4B中所示。在第二帧的第一水平周期期间，第一栅极线GLl可被使能，具有负极性的数据电压可被施加至像素？11、？31、？22、？13和?33，并且具有正极性的数据电压可被施加至像素P21、P12、P32和P23。在第二帧的第一水平周期随后的第二帧的第二水平周期期间，第二栅极线GL2可被使能，具有负极性的数据电压可被施加至像素P51、P42、P62和P53，并且具有正极性的数据电压可被施加至像素P41、P61、P52、P43和P63。
[0076]在根据本发明构思的示例性实施方式的图3的显示面板中，相邻像素可具有彼此不同的极性。例如，设置在像素组GRl至GR6的边界中的相邻像素可具有彼此不同的极性。例如，第一像素组GRl中的像素P31和第二像素组GR2中的与像素P31相邻的像素P41可具有彼此不同的极性，第三像素组GR3中的像素P32和第四像素组GR4中的像素P42可具有彼此不同的极性，并且第五像素组GR5中的像素P33和第六像素组GR6中的像素P43可具有彼此不同的极性。相应地，相邻水平行(例如，像素行RW3和RW4)可不具有彼此相同的极性，因此可防止显示面板上的水平斑线。
[0077]图5是示出了根据本发明构思的示例性实施方式的显示面板的平面视图。
[0078]参考图5，显示面板包括多个栅极线GLA和GLB，多个数据线DLO、DLA、DLB、DLC、DLD、DLE、DLF、DLG、DLH、DL1、DLJ、DLK、DLL、DLM、DLN和DLP，以及多个像素PAl、PB1、PC1、PD1、PE1、PF1、PG1、PH1、PI1、PJ1、PA2、PB2、PC2、PD2、PE2、PF2、PG2、PH2、PI2、PJ2、PA3、PB3、PC3、PD3、PE3、PF3、PG3、PH3、PI3和PJ3。为了方便描述，图5中示出了显示面板的一部分，但是本发明构思不限于此。
[0079]多个栅极线GLA和GLB在第一方向DI中延伸。多个像素行RWA、RffB、RffC、RffD、RffE、RWF、RWG、RWH、RWI和RWJ可由多个栅极线GLA和GLB限定。多个数据线DLO至DLP在与第一方向Dl交叉的第二方向D2中延伸。多个像素列CLA、CLB和CLC可由多个数据线DLO至DLP限定。
[0080]多个像素PAl至PJ3中的每个可被设置在多个像素行RWA至RWJ中的对应一个像素行和多个像素列CLA至CLC中的对应一个像素列中。
[0081 ]例如，像素 PAl、PB1、PC1、PD1、PE1、PF1、PG1、PH1、PI1 和 PJl 可被设置在第一像素列CLA中。像素PA2、PB2、PC2、PD2、PE2、PF2、PG2、PH2、PI2和PJ2可被设置在第二像素列CLB中。像素PA3、PB3、PC3、PD3、PE3、PF3、PG3、PH3、P13和P J3可被设置在第三像素列CLC中。
[0082]像素PA1、PA2和PA3可被设置在第一像素行RWA中。像素PB1、PB2和PB3可被设置在第二像素行RWB中。像素PC1、PC2和PC3可被设置在第三像素行RWC中。像素PDl、PD2和TO3可被设置在第四像素行RWD中。像素PEl、PE2和PE3可被设置在第五像素行RWE中。像素PFl、PF2和PF3可被设置在第六像素行RWF中。像素PGl、PG2和PG3可被设置在第七像素行RWG中。像素PH1、PH2和PH3可被设置在第八像素行RWH中。像素PI1、PI2和PI3可被设置在第九像素行RWI中。像素PJl、PJ2和PJ3可被设置在第十像素行RWJ中。
[0083]像素PAl至PJ3中的每个可连接至多个栅极线GLA和GLB中的对应一个栅极线和多个数据线DLO至DLP中的对应一个数据线。设置在五个相邻像素行中的像素可连接至单个栅极线。数据线DLA至DLP中的一些数据线可基于非交替方案连接至像素PAl至P J3中的一些像素，并且数据线DLA至DLP中的其它数据线可基于交替方案连接至像素PAl至P J3中的其它像素。
[0084]第一像素组GRA包括被设置在第一像素列CLA中且连接至第一栅极线GLA的五个像素PA 1、PB1、PC 1、PD I和PEl (例如，奇数个像素)。第二像素组GRB包括被设置在第一像素列CLA中且连接至第二栅极线GLB的五个像素PFl、PGl、PHl、PII和PJl (例如，奇数个像素)。数据线DLO连接至第一像素组GRA和第二像素组GRB中的第二像素组GRB(例如，像素PFl)。例如，数据线DLO未连接至第一像素组GRA。数据线DLE连接至第一像素组GRA和第二像素组GRB中的第一像素组GRA(例如，像素PE1)。例如，数据线DLE未连接至第二像素组GRB。数据线DLO和DLE以外的四个数据线DLA、DLB、DLC和DLD(例如，数据线DLA、DLB、DLC和DLD中的至少两个数据线)连接至第一像素组GRA和第二像素组GRB。数据线DLA、DLB、DLC和DLD可被设置在数据线DLO和DLE之间。
[0085]例如，第一像素组GRA中包括的像素PAl、PB1、PC1、PD1和PEl以及第二像素组GRB中包括的像素PFl、PG1、PH1、PI1和PJl可顺序地设置在第二方向D2中。像素PAl和PGl可连接至数据线DLA。像素I3Bl和PHl可连接至数据线DLB。像素PCl和PIl可连接至数据线DLC。像素I3Dl和PJl可连接至数据线DLD ο像素PEl可连接至数据线DLE。像素PFl可连接至数据线DLO。
[0086]另外，第三像素组GRC可包括被设置在第二像素列CLB中且连接至第一栅极线GLA的五个像素PA2 JB2、PC2、Η)2和PE2(例如，奇数个像素)。第四像素组GRD可包括被设置在第二像素列CLB中且连接至第二栅极线GLB的五个像素PF2、PG2、PH2、PI2和PJ2(例如，奇数个像素)。第五像素组GRE可包括被设置在第三像素列CLC中且连接至第一栅极线GLA的五个像素PA3、PB3、PC3、Η)3和PE3 (例如，奇数个像素)。第六像素组GRF可包括被设置在第三像素列CLC中且连接至第二栅极线GLB的五个像素PF3、PG3、PH3、P13和P J3 (例如，奇数个像素)。
[0087]数据线DLE可连接至第三像素组GRC和第四像素组GRD中的第四像素组GRD(例如，像素PF2)。例如，数据线DLE可以不连接至第三像素组GRC。数据线DLJ可连接至第三像素组GRC和第四像素组GRD中的第三像素组GRC(例如，像素PE2)。例如，数据线DLJ可以不连接至第四像素组GRD。数据线DLE和DLJ以外的四个数据线DLF、DLG、DLH和DLI (例如，至少两个数据线)可连接至第三像素组GRC和第四像素组GRD。数据线DLF、DLG、DLH和DLI可被设置在数据线DLE和DLJ之间。数据线DLJ可连接至第五像素组GRE和第六像素组GRF中的第六像素组GRF(例如，像素PF3)。例如，数据线DLJ可以不连接至第五像素组GRE。数据线DLP可连接至第五像素组GRE和第六像素组GRF中的第五像素组GRE(例如，像素PE3)。例如，数据线DLP可以不连接至第六像素组GRF。数据线DLJ和DLP以外的四个数据线DLK、DLL、DLM和DLN(例如，数据线DLK、DLL、DLM和DLN中的至少两个数据线)可连接至第五像素组GRE和第六像素组GRF。数据线DLK、DLL、DLM和DLN可设置在数据线DLJ和DLP之间。
[0088]例如，第三像素组GRC中包括的像素PA2、PB2、PC2、PD2和PE2以及第四像素组GRD中包括的像素PF2、PG2、PH2、PI2和PJ2可顺序地设置在第二方向D2中。像素PA2和PG2可连接至数据线DLF。像素和PH2可连接至数据线DLG。像素PC2和PI2可连接至数据线DLH。像素TO2和P J2可连接至数据线DLI。像素PE2可连接至数据线DLJ。像素PF2可连接至数据线DLE。第五像素组GRE中包括的像素PA3、PB3、PC3、PD3和PE3以及第六像素组GRF中包括的像素PF3、PG3、PH3、PI3和PJ3可顺序地设置在第二方向D2中。像素PA3和PG3可连接至数据线DLK。像素PB3和PH3可连接至数据线DLL。像素PC3和？13可连接至数据线0111。像素1^3和？13可连接至数据线DLN。像素PE3可连接至数据线DLP。像素PF3可连接至数据线DLJ。
[0089]如上所述，在根据本发明构思的示例性实施方式的图5的显示面板中，数据线DLA、01^、01^(:、00)、01^、01^、01^、01^、01^、01^、0111和01^可基于非交替方案被实现，并且数据线DLE、DLJ和DLP可基于交替方案被实现。另外，为了驱动包括在第一像素列CLA中且未连接至数据线DLA、DLB、DLC、DLD和DLE的像素PFl (例如，为了具有基于非交替方案和交替方案的显示面板的结构)，根据本发明构思的示例性实施方式的图5的显示面板可包括与像素PFl连接的附加数据线DL0。
[0090]图6A和图6B是根据本发明构思的示例性实施方式的用于描述图5的显示面板的操作的图示。
[0091]如上参考图1所述，根据本发明构思的示例性实施方式的显示面板可基于反转驱动方案(例如，点反转驱动方案)操作。例如，具有第一极性的数据电压(例如，模拟数据电压信号)和具有不同于第一极性的第二极性的数据电压可被交替地施加至多个数据线DLO至DLP ο数据电压的极性可以帧为单位被反转。
[0092]例如，在第一帧期间，具有负极性(-)的数据电压可被施加至数据线DL0、DLB、DLD、DLF、DLH、DLJ、DLL和DLN，并且具有正极性(+ )的数据电压可被施加至数据线DLA、DLC、DLE、01^、01^、01^、01^和01^，如图64中所示。在第一帧的第一水平周期期间，第一栅极线61^可被使能(例如，施加至第一栅极线GLA的第一栅极信号可被激活)，具有正极性的数据电压可被施加至像素PAl、PCl、PEl、PB2、ro2、PA3、PC3和PE3，并且具有负极性的数据电压可被施加至像素PBl、rol、PA2、PC2、PE2、I?3和ro3。在第一帧的第一水平周期随后的第一帧的第二水平周期期间，第二栅极线GLB可被使能(例如，施加至第二栅极线GLB的第二栅极信号可被激活)，具有正极性的数据电压可被施加至像素?61、？11、？?2、？!12、？12、？63和？13，并且具有负极性的数据电压可被施加至像素??1、？!11、？11、?62、？12、？?3、？!13和?了3。
[0093]在第一帧随后的第二帧期间，具有正极性的数据电压可被施加至数据线DL0、DLB、DLD、DLF、DLH、DLJ、DLL和DLN，并且具有负极性的数据电压可被施加至数据线DLA、DLC、DLE、DLG、DL1、DLK、DLM和DLP，如图6B中所示。在第二帧的第一水平周期期间，第一栅极线GLA可被使能，具有负极性的数据电压可被施加至像素PAl、PCl、PEl、I?2、ro2、PA3、PC3和PE3，并且具有正极性的数据电压可被施加至像素PBl、rol、PA2、PC2、PE2、PB3和ro3。在第二帧的第一水平周期随后的第二帧的第二水平周期期间，第二栅极线GLB可被使能，具有负极性的数据电压可被施加至像素?61、？11、？?2、？!12、？12、？63和？13，并且具有正极性的数据电压可被施加至像素?？1、？!11、？11、？62、？12、？？3、？!13和?了3。
[0094]在根据本发明构思的示例性实施方式的图5的显示面板中，相邻像素可具有彼此不同的极性。例如，被设置在像素组GRA至GRF的边界中的相邻像素可具有彼此不同的极性。例如，第一像素组GRA中的像素PEl和第二像素组GRB中的像素PFl可具有彼此不同的极性，第三像素组GRC中的像素PE2和第四像素组GRD中的像素PF2可具有彼此不同的极性，并且第五像素组GRE中的像素PE3和第六像素组GRF中的像素PF3可具有彼此不同的极性。相应地，相邻水平行(例如，像素行RWE和RWF)可不具有彼此相同的极性，因此可防止显示面板上的水平斑线。
[0095]在本发明构思的一些示例性实施方式中，当显示面板100具有RGB结构时，多个像素(例如，图3中的像素P11至P63或图5中的像素PAl至P J3)可包括输出红光的红色像素、输出绿光的绿色像素和输出蓝光的蓝色像素。
[0096]在本发明构思的一些示例性实施方式中，当显示面板100具有RGBW结构时，多个像素(例如，图3中的像素P11至P63或图5中的像素PAl至P J3)可包括输出红光的红色像素、输出绿光的绿色像素、输出蓝光的蓝色像素以及输出白光的白色像素。
[0097]尽管基于通过单个栅极线驱动三个或五个相邻水平行的实施例描述了本发明构思的示例性实施方式，但是本发明构思的示例性实施方式将应用于通过单个栅极线驱动任何奇数个相邻水平行的实施例。尽管基于与一个数据线连接的像素被设置在相对于该数据线的仅左侧的非交替方案的实施例描述了本发明构思的示例性实施方式，但是本发明构思的示例性实施方式将应用于与一个数据线连接的像素被设置在相对于该数据线的仅右侧的非交替方案的实施例。
[0098]上面描述的实施方式可用于显示面板、显示装置和/或包括显示装置的系统，例如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字照相机、数字电视、机顶盒、音乐播放器、便携式游戏控制器、导航设备、个人计算机(PC)、服务器计算机、工作站、平板计算机、膝上型计算机、智能卡、打印机等。
[0099]前面是本发明构思的示例性实施方式的说明，并且本发明构思不应该被解释为受到限制。尽管已经描述了本发明构思的一些示例性实施方式，但是将理解可在不偏离本发明构思的精神和范围的情况下在形式和细节上进行许多修改。
【主权项】
1.一种显不面板，包括: 多个栅极线，所述多个栅极线在第一方向延伸，并包括彼此相邻的第一栅极线和第二栅极线； 多个数据线，所述多个数据线在与所述第一方向交叉的第二方向延伸，并包括第一数据线、第二数据线和第三数据线；以及 多个像素，所述多个像素中的每个连接至所述多个栅极线的至少一个和所述多个数据线的至少一个， 其中所述第一数据线连接至所述多个像素的第一像素列中的第二多个像素的至少第一任一个， 其中所述第二数据线连接至所述第一像素列中的第一多个像素的至少第一任一个，以及 其中所述第三数据线连接至所述第一多个像素的至少第二任一个和所述第二多个像素的至少第二任一个。2.根据权利要求1所述的显示面板，其中所述多个数据线还包括第四数据线和第五数据线， 其中所述第二数据线连接至所述多个像素的第二像素列中的第四多个像素的至少第一任一个， 其中所述第四数据线连接至所述第二像素列中的第三多个像素的至少第一任一个，以及 其中所述第五数据线连接至所述第三多个像素的至少第二任一个和所述第四多个像素的至少第二任一个。3.根据权利要求1所述的显示面板，其中所述多个数据线还包括第四数据线，其中所述第三数据线和所述第四数据线被设置在所述第一数据线与所述第二数据线之间， 其中所述第一多个像素包括顺序地设置在所述第二方向的第一像素、第二像素和第三像素，并且所述第二多个像素包括顺序地设置在所述第二方向的第四像素、第五像素和第六像素， 其中所述第一像素和所述第五像素连接至所述第三数据线， 其中所述第二像素和所述第六像素连接至所述第四数据线， 其中所述第三像素连接至所述第二数据线，以及 其中所述第四像素连接至所述第一数据线。4.根据权利要求3所述的显示面板，其中所述第三像素和所述第四像素彼此相邻，以及被施加至所述第三像素的第一数据电压具有与施加至所述第四像素的第二数据电压的极性不同的极性。5.根据权利要求3所述的显示面板，其中具有第一极性的数据电压被施加至所述第一数据线和所述第四数据线， 其中具有不同于所述第一极性的第二极性的数据电压被施加至所述第二数据线和所述第三数据线。6.根据权利要求5所述的显示面板，其中所述第一极性是相对于公共电压的正极性，以及所述第二极性是相对于所述公共电压的负极性。7.根据权利要求5所述的显示面板，其中所述第一极性是相对于公共电压的负极性，以及所述第二极性是相对于所述公共电压的正极性。8.根据权利要求1所述的显示面板，其中所述多个数据线还包括第四数据线、第五数据线和第六数据线，其中所述第三数据线、所述第四数据线、所述第五数据线和所述第六数据线被设置在所述第一数据线与所述第二数据线之间， 其中所述第一多个像素包括顺序地设置在所述第二方向的第一像素、第二像素、第三像素、第四像素和第五像素，以及所述第二多个像素包括顺序地设置在所述第二方向的第六像素、第七像素、第八像素、第九像素和第十像素， 其中所述第一像素和所述第七像素连接至所述第三数据线， 其中所述第二像素和所述第八像素连接至所述第四数据线， 其中所述第三像素和所述第九像素连接至所述第五数据线， 其中所述第四像素和所述第十像素连接至所述第六数据线， 其中所述第五像素连接至所述第二数据线，以及 其中所述第六像素连接至所述第一数据线。9.根据权利要求1所述的显示面板，其中所述多个像素包括输出红光的红色像素、输出绿光的绿色像素和输出蓝光的蓝色像素。10.—种显示装置，包括: 时序控制器，被配置为控制显示面板的操作并且基于输入图像数据生成输出图像数据；以及 显示面板，被配置为基于所述输出图像数据显示图像， 所述显示面板包括: 多个栅极线，所述多个栅极线在第一方向延伸，并包括彼此相邻的第一栅极线和第二栅极线； 多个数据线，所述多个数据线在与所述第一方向交叉的第二方向延伸，并包括第一数据线、第二数据线和第三数据线；以及 多个像素，所述多个像素中的每个连接至所述多个栅极线的至少一个和所述多个数据线的至少一个， 其中所述第一数据线连接至所述多个像素的第一像素列中的第二多个像素的至少第一任一个， 其中所述第二数据线连接至所述第一像素列中的第一多个像素的至少第一任一个，以及 其中所述第三数据线连接至所述第一多个像素的至少第二任一个和所述第二多个像素的至少第二任一个。
【文档编号】G02F1/133GK105842943SQ201610069346
【公开日】2016年8月10日
【申请日】2016年2月1日
【发明人】朴世爀, 金炳善, 朴哲佑, 赵宰贤, 具本锡, 金鸿洙
【申请人】三星显示有限公司