兼容cmos的集成电介质光波导耦合器和制造技术

专利名称：兼容cmos的集成电介质光波导耦合器和制造技术
兼容CMOS的集成电介质光波导耦合器和制造技术领域本发明总体涉及硅电路器件和制造技术，更具体而言，涉及在光电子 电路上形成集成光波导耦合器。
背景技术：
包括一个或多个光子器件，诸如光电探测器、调制器、光开关等等的集成半导体器件需要一种在光纤之间耦合光学信号的机制，所述光纤用于 向和从半导体器件和半导体器件内的基于硅的波导通讯光学信号，并用于向集成半导体器件内的光子器件递送光学信号。由于折射率和模式分布的 不匹配，用输入和输出波导从光纤耦合到光子器件常常经受损耗。聚合物耦合器是用于将光纤和在集成半导体器件中嵌入的光子器件的 输入和输出波导之间的耦合损耗最小化的技术。已经证实，聚合物耦合器 提供有效的匹配并产生很低的耦合损耗。然而，常常使用常规半导体制造 技术，诸如用于制造CMOS电路的技术，将光电子电路制造在集成半导体 器件上。在用于其中需要封装并退火光子器件的应用中时，与许多兼容 CMOS的工艺一样，制造聚合物耦合器呈现出增加器件制造复杂性的制造 困难。因此，需要克服上述现有技术的问题。 发明内容本发明的 一个实施例提供了利用各种电介质材料在半导体器件内形成 从光纤到光器件的有效光耦合的方法和结构。本发明的一个实施例还提供 了以对于光器件良性的方式封装器件并形成耦合器的方法，使得其性能不受影响。本发明的一个实施例还提供了兼容CMOS的方法，该方法开拓光 子器件的热处理、电激活和三维集成的方式。本发明的一个实施例得到将 光子器件与CMOS电路器件集成的有效加工的半导体器件。根据本发明的一个方面， 一种用于制造具有整体式光耦合器的集成电 路的方法包括在半导体管芯上沉积至少一个层，所述至少一个层包括化 学抛光停止层。该方法还包括蚀刻半导体管芯上的至少一个层。所述至少 一个层包含化学抛光停止层，蚀刻该至少一个层形成沟槽。所述方法还包 括将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电 介质包括至少这样的一部分，该部分的折射率基本等于光纤的截面 (section)。所述方法额外地包括在沉积所述基于硅的电介质之后，通过 化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层。通过化学 机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于 所述化学抛光停止层。该方法还包括，在蚀刻所述至少一个层之后，去除 所述化学抛光停止层。根据本发明另一方面， 一种具有整体式光学耦合过渡(transition)的 光电子电路包括集成半导体器件，包括集成光电子电路和在单个半导体 衬底上制造的至少一个光波导，其中所述至少一个光波导具有各自的第一 端。所述具有整体式光学耦合过渡的光电子电路还包括至少一个基于硅的 电介质光学过渡，其适于将所述至少一个光波导中的至少一个的各自的第 一端与光纤相耦合。所述至少一个基于硅的电介质光学过渡按照这样的过 程制造，该过程包括在半导体管芯上沉积至少一个层。所述至少一个层包 含化学抛光停止层。制造所述至少一个基于硅的电介质光学过渡所^T艮据的 过程还包括在所述至少一个层中蚀刻沟槽至少通过所述化学抛光停止层。 蚀刻至少一个层形成沟槽。制造所述至少一个基于硅的电介质光学过渡所 根据的过程还包括，将基于硅的电介质沉积到所述沟槽的至少 一部分中， 所述基于硅的电介质至少具有这样的 一部分，该部分具有的折射率基本等 于光纤的截面。制造所述至少一个基于硅的电介质光学过渡所根据的过程 还包括，在沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少 一个层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在沟槽中低于所述化学抛光停止层。制造所 述至少一个基于硅的电介质光学过渡所根据的过程还包括，在蚀刻所述至少一个层之后，去除所述化学抛光停止层。根据本发明另 一方面，具有整体式光学耦合过渡的光电子电路包括第 一集成半导体管芯和第二集成半导体管芯。所述第 一集成半导体管芯和第 二集成半导体管芯中的至少一个包括集成光电子电路，并且，所述第一集 成半导体管芯安装在第二集成半导体管芯的顶上，由此形成三维集成电路。 所述第一集成半导体管芯和第二集成半导体管芯中的至少一个包括至少一 个光波导，所述至少一个光波导具有各自的第一端。所述第一集成半导体 管芯和第二集成半导体管芯中的至少一个还包括基于硅的电介质光学过 渡，所述基于硅的电介质光学过渡适于将所述至少一个光波导中的至少一 个的各自的第一端与光纤相耦合。所述基于硅的电介质光学过渡根据这样 的过程制造，所述过程包括，在半导体管芯上沉积至少一个层，所述至少 一个层包括化学抛光停止层。制造所述基于硅的电介质光学过渡所根据的 过程还包括，在所述至少一个层中蚀刻沟槽至少通过所述化学抛光停止层。 蚀刻至少 一个层形成沟槽。制造所述基于硅的电介质光学过渡所根据的过 程还包括，将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于 硅的电介质至少包括这样的一部分，该部分具有的折射率基本等于光纤的 截面。制造所述基于硅的电介质光学过渡所根据的过程还额外地包括，在 沉积所迷基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个 层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电 介质的一部分保留在所述沟槽中低于所述化学抛光停止层。制造所述基于 硅的电介质光学过渡所根据的过程还包括，在蚀刻所述至少一个层之后， 去除所述化学抛光停止层。根据本发明另一方面，适于制造具有整体式光学耦合过渡的集成电路的光电子电路制造装置包括层沉积处理器，适于在半导体管芯上沉积至 少一个层，所述至少一个层包括化学抛光停止层。所述光电子电路制造装置还包括蚀刻处理器，适于蚀刻半导体管芯上的至少一个层。该至少一个 层包括化学抛光停止层，蚀刻所述至少一个层形成沟槽。所述光电子电路 制造装置还包括电介质沉积处理器，适于将基于硅的电介质沉积到所述沟 槽的至少一部分中，所述基于硅的电介质包括至少这样的一部分，该部分 的折射率基本等于光纤的截面。所述光电子电路制造装置额外地包括化学 机械抛光器，适于在所述电介质沉积处理器沉积所述基于硅的电介质之后， 通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层，通过 化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在低于所述化 学抛光停止层的沟槽中。所述光电子电路制造装置还包括化学抛光停止层 蚀刻器，适于在蚀刻所述至少一个层之后，去除所迷化学抛光停止层。


附图用于进一步说明各种实施例，以及解释^f艮据本发明的各种原理和 优点，在所有单个视图中，相同的标号表示相同或功能相似的元件，并且， 附图与下面的详细描述一起并入到说明书中，构成说明书的一部分。图1示出根据本发明一个实施例的基于硅的半导体管芯的第一制造阶段；图2示出根据本发明一个实施例的基于硅的半导体管芯130的第二制 造阶段；图3示出根据本发明一个实施例的基于硅的半导体管芯的第三制造阶段；图4示出根据本发明一个实施例的基于硅的半导体管芯130的第四制 造阶段；图5示出根据本发明一个实施例的基于硅的半导体管芯的第五制造阶段；图6示出根据本发明一个实施例的基于硅的半导体管芯的第六制造阶段；图7示出根据本发明一个实施例的基于硅的半导体管芯的第七制造阶段；图8示出根据本发明一个实施例的完成的光纤到片上波导器件； 图9示出根据本发明一个实施例的集成波导耦合器制造过程流程图； 图IO示出根据本发明一个实施例的第一三维集成电路； 图11示出根据本发明一个实施例的第二三维集成电路。
具体实施方式
尽管说明书得出了权利要求，而权利要求限定了净皮认为是新颖的本发 明的特征，但是，相信通过结合附图考虑下面的描述将会更好地理解本发 明，其中在附图中贯彻相同的附图标号。图1示出根据本发明一个实施例的基于硅的半导体管芯130的第一制 造阶段100。第一制造阶段100示出具有集成硅器件120的基于硅的半导 体管芯130，该集成硅器件120由在单个半导体村底上制造的常规集成电 子和/或光电子电路构成。在一个实施例中，基于硅的半导体管芯130包括 这样的电子电路和/或光电子电路，即，所述电路包括，例如，根据常规技 术在硅器件120上制造的嵌入式硅光波导结构。这样的基于硅的半导体器 件120被本发明一个实施例所接受，用于进一步制造基于电介质的光耦合 器，如下所述。在一个实施例中，硅器件120是常规珪晶片的一部分。替 代地，可以在基于硅的半导体管芯130上形成CMOS器件的金属层之前实 施下面描述的制造过程。图9示出根据本发明一个实施例的用于形成基于电介质的光学耦合器 的制造方法900的流程图。下面参照示出各个处理阶段的若千截面^L图描 述制造方法900。在步骤卯l,本发明的一个实施例接受半导体器件，诸如基于硅的半 导体衬底120,该衬底120上可能已经制造有或者还没有制造电子和/或光 电子电路。制造方法900继续下去，在步骤902,通过在半导体器件120 顶上沉积若干层来制备半导体器件120。如上所述，本发明的各实施例可 以在制造器件的金属层级之后处理半导体器件。例如，可以在其上已经制造有电子和/或光电子电路的器件上实施该制造方法卯0。本发明的其它实 施例可以在制造半导体器件的金属层之前实施该制造方法900。例如，制 造方法900能够接受其上没有制造电路但是将在所述处理之后在其上形成 电子和/或光电子电路的半导体衬底。如本发明一个实施例所使用的对第一制造阶段100的说明，在半导体 器件120顶上依次沉积下SiN层118、 &02层116、类金刚石碳(DLC ) 层114、上SiN层112以及光致抗蚀剂(PR)层llO。在示例的实施例中， 类金刚石碳(DLC)层114是化学机械抛光(CMP)停止层，其允许在 CMP停止层之上沉积的层通过CMP过程而,皮蚀刻， <旦是CMP过程将在 DLC层114停止蚀刻。在本发明的其它实施例中，可以用类似于类金刚石 碳的作用为CMP停止层的任何材料形成DLC层114。当在制造半导体器件120的金属层级之后实施该制造方式时，使用示 例的实施例的下SiN层118。在本发明的各种实施例中，在硅器件120之 上的顺序的各层可以与硅器件120上的光电子电路的制造共同形成，或在 其后形成。第一制造阶段100示例了光致抗蚀剂(PR)层110，该层110限定了 蚀刻区域102,该蚀刻区域102对应于其中电介质波导耦合器将被制造到 半导体管芯130上的区域。在本发明的一个实施例中在步骤卯3根据常规 技术完成光致抗蚀剂层110的沉积。图2示出了根据本发明的一个实施例的基于硅的半导体管芯130的第 二制造阶段200。在该第二制造阶段，在步骤904,根据光致抗蚀剂层110 将初始沟槽202蚀刻到上SiN层112中。在一个实施例中，上SiN层112 的蚀刻通过常规技术来实施，留下上SiN层112的两个部分，第一上SiN 层112a和第二上SiN层112b。在一个实施例中，二波此邻近地蚀刻多个沟 槽，以产生用于光学耦合器的密排阵列的沟槽。图3示出根据本发明的一个实施例的基于硅的半导体管芯130的第三 制造阶段300。在该第三制造阶段300，在步骤卯6，去除光致抗蚀剂层110 以及类金刚石碳(DLC)层114中位于先前蚀刻的初始沟槽202下面的部分。第三制造阶段300通过产生类金刚石碳(DLC)层深沟槽302而将初 始沟槽202延伸。在基于硅的半导体管芯的第三制造阶段300，类金刚石 碳(DLC )层深沟槽302将SK)2层的位于DLC层深沟槽之下的部分暴露 出来，并在类金刚石碳(DLC)层深沟槽302的各侧留下第一类金刚石碳 (DLC)层114a和第二类金刚石碳(DLC)层114b。在一个实施例中， 根据常规技术蚀刻光致抗蚀剂层110和类金刚石碳(DLC )层深沟槽302。 图4示出根据本发明的一个实施例的基于硅的半导体管芯130的第四 制造阶段400。在该第四制造阶段400，在步骤卯8，通过将&02层116深沟槽302。 一个实施例的第四制造阶段400将SK)2层116蚀刻到下SiN 层118。通过使用针对硅具有选择性的化学，其他实施例的蚀刻还可以进 一步加深到下SiN层118以下，使得连接到例如半导体管芯上的光电子电 路的Si波导尖端的尖端在沟槽之内突出或突出到沟槽之下。SiCh层116的 蚀刻留下Si02层116的两侧，第一 Si02层侧U6a和第二 Si()2层侧116b。 在第四制造阶段之后，留下耦合器沟槽402，该沟槽402从上SiN层112 延伸通过Si02层116。在其他实施例中，耦合器沟槽可以进一步蚀刻到下 SiN层U8之下的层。图5示出根据本发明的一个实施例的基于硅的半导体管芯130的第五 制造阶段500。第五制造阶段500包括，在步骤910，将SiON层均匀沉积 到半导体管芯130上。 一个实施例的沉积的SiON层包括第一 SiON层502 、 第二Si()N层506、以及SiON耦合器504。 SiON耦合器504沉积到耦合 器沟槽402中，将形成光纤和半导体管芯130上制造的光波导之间的光波 导耦合器。在各种实施例中，光波导能够被定位在耦合器沟槽402之内和 之下中的一个。本发明的其他实施例通过使用这样的电介质材料制造类似 于Si()N耦合器504的光波导耦合器，所述电介质材料具有适于匹配耦合 器将连接到的光纤中所使用的模式分布的光学折射率或梯度光学折射率。 例如，其他实施例能够从基于硅的电介质材料，诸如SiN或Si02，形成光 学耦合器。在一个实施例中，用于形成耦合器的电介质可以具有其中光学折射率从低值到高值过渡的梯度光学折射率。图6示出根据本发明的一个实施例的基于硅的半导体管芯130的第六 制造阶段600。在该第六制造阶段，在步骤912，使用化学机械抛光(CMP) 来去除笫一SiON层502、第二SiON层506、第一上SiN层112a和第二 上SiN层112b。图7示出根据本发明的一个实施例的基于硅的半导体管芯130的第七 制造阶段700。在该第七制造阶段，在步骤914，蚀刻第一类金刚石碳(DLC ) 层U4a和第二类金刚石碳层114b，以留下第一 &02层116a和第二 Si02 层116b以及SiON耦合器504。在半导体器件120上制造金属层级之后才 实施制造方法卯0的实施例中使用该DLC层的蚀刻，使得金属化的层级 暴露出来。第七制造阶段700还沿着切开线702切开半导体管芯130，从 而暴露出SiON耦合器504的一个面704。图8示出根据本发明的 一个实施例的完成的光纤到片上波导器件800 。 完成的光纤到片上波导器件800包括半导体管芯130,该半导体管芯130 已经沿着切开线702被切开以暴露出SiON耦合器504的暴露面704。光纤 802附着到已经被制造在半导体器件120上的SiON耦合器504的暴露的面 704。第一珪波导810 ^皮示为在SiON耦合器504和位于半导体电路120内 的光电子电路812之间连接光能量。第一硅光波导810的一端被示为延伸 到耦合器504的与暴露的一个面704相反的部分中。第一硅光波导810为 锥形并在上述蚀刻的沟槽的一部分之下延伸，进而在耦合器504的一部分 之下延伸，以在SiON耦合器504和第一硅光波导810之间产生有效的绝 热(adiabatic)耦合。第一珪波导810还在第二 Si02层116b之下延伸， 并连接到例如光电子电路812内的光收发器。在一个实施例中，通过上述 SiON耦合器504的制造之前使用常规技术将第一硅光波导810和光电子电 路812制造到半导体器件120上。本发明的一个实施例在将CMOS金属层级形成在CMOS器件上之前 或之后实施以上描述的将有效光学耦合器制造到CMOS器件中的过程。在形成CMOS金属层级之后才形成光学耦合器的应用中，在沉积DLC层114 之前可以用薄SiN层覆盖光学耦合器。在需要暴露金属层级的应用中，可 以使用CMP步骤，或者可以使用一些其他技术，诸如湿法蚀刻。可选的 实施例能够使用其他掩模层级来构建连接到下伏金属层级的其他金属层 级。在一个实施例中，可以在构建任何金属层级之前制造光学耦合器。本发明的其他实施例并入用其他高折射率材料制造的光波导。本发明 的其他实施例使用例如由III-V族材料，诸如GaAs, 1nP等等制成的光波 导，诸如第一光波导810。以上描述的光学耦合器制造技术允许制造光学耦合器的密排阵列。上 述制造技术允许彼此靠近地形成许多光学耦合器，例如，使得可以在光子 电路上产生耦合器的密排阵列，以允许多个光纤通过光学耦合器被连接到 光子电路，这将会优化光纤和光子电路之间的光能传递。图10示出根据本发明的一个实施例的第一三维集成电路1000。该第 一三维集成电路1000包括光子层1004和CMOS数字电路层1006。首先 通过常规光子电路制造技术在晶片上形成光子层1004，所述光子电路制造 技术包括按照以上描述的过程形成光学耦合器1002。光学耦合器1002被 连接到光纤1008以允许向和从光子层1004的光电子电路通讯光学信号。 CMOS数字电路层1006利用常规数字CMOS制造技术在第二晶片上形 成，并与包含光子层1004的光子晶片集成。在一个实施例中，可以在接合 两个晶片的步骤之后形成光学耦合器。在一个实施例中，利用常规方法通过将光子层1004的电路放置在包括 衬底1012的CMOS数字电路层1006的顶上制造第一三维集成电路1000。 光子层1004的电路和CMOS数字电路层1006经由过孔1010电连接。通 过以上兼容CMOS的制造过程制造的光学耦合器的包含物有助于通过常 规CMOS制造设备和技术制造第一三维集成电路1000。图n示出根据本发明的一个实施例的第二三维集成电路uoo。该第二三维集成电路1100包括光子层1104和CMOS数字电路层1106。首先 通过常规光子电路制造技术在晶片上形成光子层1104，所述光子电路制造技术包括按照以上描述的过程形成光学耦合器1102。光学耦合器1102被 连接到光纤1008以允许向和从光子层1104的光电子电路通讯光学信号。 CMOS数字电路层1106利用常规数字CMOS制造技术在第二晶片上形 成，并与包含光子层1104的光子晶片集成。在一个实施例中，利用常规方法通过将CMOS数字电路层1106的电 路放置在包括衬底1112的光子层U04的顶上制造第二三维集成电路 1100。光子层1004和CMOS数字电路层1006的电路经由过孔1010电连 接。光子层1102具有兼容CMOS的光学耦合器1102，该耦合器1102使 用以上描述的技术制造，允许光学耦合器1102被夹在光子层1104和 CMOS数字电路层1106之间。电路812产生的光学信号能够被传送到第一光波导810，并通过SiON 耦合器504从该第一光波导810传递到光纤802,所述SiON耦合器504 作为利用以上制造步骤在半导体管芯130上形成的光学阻抗匹配结构。相 似地，依赖于通过光学耦合器804的通讯的方向，光学信号能够从光纤802 传递到第一光波导810用于进一步与电路812通讯。如上所述，可以使用耦合器504的光波导耦合器，所述电介质材料具有适于匹配光纤802中使 用的模式分布的光学折射率或梯度光学折射率。在一个实施例中，用于形 成耦合器的电介质可以具有其中光学折射率从低值到高值过渡的梯度光学 折射率。完整的光纤到片上波导器件800还示出第二硅光波导814,其将来自 光电子电路812的光能传递到，例如完整的光纤到片上波导器件800内的 其他光电子电路，或在器件的另一区域上制造的其他SiON耦合器。考虑以上讨论，对于本领域技术人员来说很明显的是，以上步骤与常 规CMOS制造技术兼容。使用以上或等价的制造技术允许有效制造包括嵌 入的波导和光阻抗匹配耦合器504的半导体管芯130，所述耦合器504允 许到常规光纤802的有效直接耦合。应该理解，这些实施例仅仅是这里的创新教导的许多有利使用的实例。总体而言，本申请的说明书中进行的陈述并不限制任何要求保护的发明。 并且， 一些陈述可以应用于一些创造性特征而不能应用到其他。总体而言， 除非另外指出，不失一般性地，单个元件也可以是多个，反之亦然。以上描述的电路是集成电路芯片设计的一部分。芯片设计用图形化计算机编程语言生成，并存储在计算4;^存储介质中(诸如，磁盘，磁带，物 理硬盘，或者虚拟硬盘，诸如在存储存取网络中)。如果设计者并不制造 芯片或用于制造芯片的光刻掩模，设计者直接或间接地通过物理手段(例 如，通过提供存储有该设计的存储介质的复本)或电子地(例如，通过互 联网)将生成的设计传输给这样的实体。然后，存储的设计被转换成适当 的格式(例如，GDSII)用于制造光刻掩模，其典型地包括有待在晶片上 形成的所关注的芯片设计的多份复本。利用光刻掩模来限定将被蚀刻或以 其他方式处理的晶片(和/或其上的层)的区域。以上描述的方法用于制造集成电路芯片。产生的集成电路芯片可以由制造商以原始晶片形式(也就是，作为具 有多个未封装芯片的单个晶片)，作为棵芯片，或以封装的形式进行分发。 在后一种情况下，芯片安装在单个芯片封装(诸如，塑料栽体，其具有附 加到主板或其他更高级载体的引线)或在多芯片封装(诸如陶瓷载体，具 有表面互连或隐埋互连或者两者)中。在任何情况下，芯片然后与其他芯片、分立电路元件，和/或其他信号处理设备集成，作为(a)中间产品，诸如主板，或(b)最终产品的一部分。最终产品可以是包含集成电路芯片的任何产品，范围从玩具和其他低端应用直到具有显示器、键盘或其他输出设备，以及中央处理器的高级计算机产品。尽管公开了本发明的具体实施例，但是本领域技术人员将可以理解， 可以对具体实施例做出改变而不偏离本发明的精神和范围。因此，本发明的范围并不局限于具体实施例。此外，旨在使得所附权利要求能够涵盖在 本发明的范围内的任何和所有这样的应用、变体和实施例。18
权利要求
1.一种制造具有整体式光学耦合器的集成电路的方法，所述方法包括在半导体管芯上沉积至少一个层，所述至少一个层包括化学抛光停止层；蚀刻半导体管芯上的至少一个层，所述至少一个层包括化学抛光停止层，蚀刻所述至少一个层形成沟槽；将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电介质包括至少这样的一部分，所述部分的折射率基本等于光纤的截面；在沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于所述化学抛光停止层；以及在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
2，如权利要求1所述的方法，其中所述基于硅的电介质包括 硅氧氮化物。
3. 如权利要求1所迷的方法，其中所述基于硅的电介质包括 沿着垂直于所述基于硅的电介质的一个表面的轴从低值过渡到高 值的梯度折射率。
4. 如权利要求1所述的方法，其中所述化学抛光停止层包括 类金刚石碳。
5. 如权利要求1所述的方法，其中集成光电子电路被连接到 至少一个光波导中的至少一个的各自的第二端。
6. 如权利要求1所述的方法，其中利用这样的半导体管芯实 施所述方法，所述半导体管芯具有通讯耦合到至少一个光波导中 的至少一个的各自的第二端的集成数字电路和光电子电路。
7. 如权利要求1所述的方法，其中蚀刻沟槽包括蚀刻彼此紧 邻的多个沟槽，从而产生用于光学耦合器的密排阵列的沟槽。
8. 如权利要求1所述的方法，还包括将所述半导体管芯集 成到三维集成电路中，所迷集成包括将第二半导体管芯接合到所 述半导体管芯，其中在所述沉积至少一个层、蚀刻沟槽、沉积基 于硅的电介质、蚀刻所述至少一个层和去除的步骤之前或之后进 行所述集成。
9. 如权利要求1所述的方法，其中所述半导体管芯包括通过 常规CMOS制造设备制造的CMOS电子电路，其中通过常规 CMOS制造设备实施如下步骤在所述半导体管芯上沉积、蚀刻 过渡腔、沉积所述基于硅的电介质、通过化学机械抛光过程蚀刻 所述半导体管芯的顶表面、以及蚀刻所述化学抛光停止层。
10. 如权利要求9所述的方法，其中所述CMOS电子电路在 如下步骤之前或之后制造在所述半导体管芯上沉积、蚀刻所述 过渡腔、沉积所述基于硅的电介质、通过化学机械抛光过程蚀刻 所述半导体管芯的顶表面、以及蚀刻类金刚石碳层。
11. 如权利要求1所述的方法，还包括基本上垂直于所述沟槽的侧面切开所述半导体管芯，从而暴 露出所述基于硅的电介质的一个表面。
12. 如斥又利要求11所述的方法，还包括
13. 如权利要求1所述的方法，其中在所述半导体管芯上沉积 至少一个层包括依次沉积二氧化硅层、与所述二氧化硅层接触的类金刚石碳 层、以及与所迷类金刚石碳层接触的上氮化硅层。
14. 如权利要求13所述的方法，其中在半导体管芯上沉积至 少一个层还包括，在沉积所述二氧化硅层之前，沉积下氮化硅层， 所述二氧化硅层与所述下氮化硅层接触。
15, 如权利要求13所述的方法，其中蚀刻所述沟槽包括 根据所述半导体管芯的顶表面上的光致抗蚀剂掩模，将所述沟槽蚀刻到所述上氮化硅层、第二氮化硅层，类金刚石碳层和所 述二氧化硅区域中，其中光波导的第一端位于所述沟槽之内或之 下，其中所述顶表面包括所述上氮化硅层。
16. —种具有整体式光学耦合过渡的光电子电路，包括 集成半导体器件，包括集成光电子电路以及在单个半导体衬底上制造的至少一个光波导，所述至少一个光波导具有各自的第，至少一个基于硅的电介质光学过渡，适于将所述至少一个光 波导中的至少一个的各自的笫一端与光纤耦合，所述至少一个基 于硅的电介质光学过渡根据下面的过程制造在半 导体管芯上沉积至少一个层，所述至少一个层包括化 学抛光停止层；将沟槽蚀刻到所述至少 一 个层中并至少通过所述化学抛 光停止层，蚀刻形成沟槽的所述至少一个层；将基于硅的电介质沉积到所述沟槽的至少一部分中，所述 基于硅的电介质包括至少这样的一部分，所述部分的折射率基本 等于光纤的截面；在沉积所述基于珪的电介质之后，通过化学机械抛光过程 蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光 的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于 所述化学抛光停止层；以及在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
17, 如权利要求16所述的具有整体式光学耦合过渡的光电子 电路，其中所述基于硅的电介质包括硅氧氮化物。
18. 如权利要求16所述的具有整体式光学耦合过渡的光电子 电路，其中所述基于硅的电介质包括从低值过渡到高值的梯度折射率。
19. 如权利要求16所述的具有整体式光学耦合过渡的光电子 电路，还包括CMOS电子电路，其中所述CMOS电子电路和所述 集成光电子电路通讯耦合到至少一个光波导中的至少一个的各自 的第二端。
20. 如权利要求16所述的具有整体式光学耦合过渡的光电子 电路，其中所述至少一个基于硅的电介质光学过渡包括彼此紧邻的多个基于硅的电介质光学过渡，从而产生光学耦合器的密排阵 列。
21. 如权利要求20所述的具有整体式光学耦合过渡的光电子 电路，所述基于硅的电介质光学过渡根据这样的过程制造，该过 程还包括将光纤的截面接合到所述基于硅的电介质的一个表面。
22. —种具有整体式光学耦合过渡的光电子电路，包括 第一集成半导体管芯；以及 第二集成半导体管芯，其中，所述第一集成半导体管芯和第二集成半导体管芯中的 至少一个包含集成光电子电路，其中，所述第一集成半导体管芯安装在所述第二集成半导体 管芯的顶上，由此形成三维集成电路，其中，所述第一集成半导体管芯和第二集成半导体管芯中的 至少一个还包括至少一个光波导，所述至少一个光波导具有各自 的第一端；以及其中，所述第一集成半导体管芯和第二集成半导体管芯中的 至少一个还包括适于将所述至少一个光波导中的至少一个的各自 的第一端与光纤耦合的基于硅的电介质光学过渡，所述基于硅的 电介质光学过渡根据下面的过程制造在半导体管芯上沉积至少一个层，所述至少一个层包括化 学抛光停止层；将沟槽蚀刻到所述至少 一 个层中并至少通过所述化学抛光停止层，蚀刻形成沟槽的所述至少一个层；将基于硅的电介质沉积到所述沟槽的至少一部分中，所述 基于硅的电介质包括至少这样的一部分，所述部分的折射率基本 等于光纤的截面；在沉积所述基于硅的电介质之后，通过化学机械抛光过程 蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光 的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于 所述化学抛光停止层；以及在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
23, 如权利要求22所述的具有整体式光学耦合过渡的光电子 电路，还包括在将第一集成半导体管芯安装在所述第二集成半导体管芯的 顶上由此形成三维集成电路之后，从所述笫一集成半导体管芯和 第二集成半导体管芯之一中去除后侧衬底；其中，在上述去除之后制造所述基于硅的电介质光学过渡。
24. —种适于制造具有整体式光学耦合过渡的集成电路的光 电子电路制造装置，所述光电子电路制造装置包括层沉积处理器，适于在半导体管芯上沉积至少一个层，所述 至少一个层包括化学抛光停止层；蚀刻处理器，适于蚀刻半导体管芯上的至少一个层，所述至 少一个层包括化学抛光停止层，蚀刻所述至少一个层形成沟槽；电介质沉积处理器，适于将基于硅的电介质沉积到所述沟槽 的至少一部分中，所述基于硅的电介质包括至少这样的一部分， 所述部分的折射率基本等于光纤的截面；化学机械抛光器，适于在所述电介质沉积处理器沉积所述基 于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层 到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在所迷沟槽中低于所述化学抛光停止层；以及化学抛光停止层蚀刻器，适于在蚀刻所述至少一个层之后， 去除所述化学抛光停止层。
25.如权利要求23所述的光电子电路制造装置，其中所述蚀 刻处理器还适于蚀刻彼此紧邻的多个沟槽，从而产生用于光学耦 合器的密排阵列的沟槽。
全文摘要
本发明涉及兼容CMOS的集成电介质光波导耦合器和制造。提供了一种光电子电路制造方法和用其制造的集成电路装置。制造具有整体式光学耦合过渡的集成电路以将光能从光纤有效耦合到集成电路上的集成光波导。将特定材料的层沉积到半导体电路上以支持沟槽的蚀刻，所述沟槽用于容纳光学耦合器，光学耦合器在光纤和部分延伸到过渡通道中的电路上的光波导之间进行适当的阻抗匹配。将基于硅的电介质沉积到蚀刻的沟槽中以生成光学耦合器，所述基于硅的电介质包含至少这样的一部分，该部分具有的折射率基本等于光纤的截面。也可以使用具有梯度折射率的基于硅的电介质。使用化学机械抛光来完成光学过渡和集成电路的制备。
文档编号G02B6/42GK101620300SQ200910150948
公开日2010年1月6日 申请日期2009年6月29日 优先权日2008年6月30日
发明者C·雅内斯, S·阿塞法, Y·弗拉索夫 申请人:国际商业机器公司