专利名称：驱动电路的利记博彩app
技术领域：
本发明涉及一种电学领域用于输出驱动电压的驱动电路，特别是涉及一种在交变驱动电压范围内输出电压的驱动电路。
现有传统的液晶显示器(LCD)包括有排列成行与列的像素(pixel)数组。各像素上显示的影像信息，如灰色或彩色阴影，是由施加于像素之上的驱动电压的振幅所控制。一般而言，我们是藉由致能显示器的一行像素，并且施加驱动电压于对应的像素列(column)来驱动LCD。对显示器的各行(row)像素重复此过程可以产生一完整的显示影像。整个过程被定时地重复以更新所显示的影像。
根据液晶显示器LCD的电流设计，较好的是将一相对较大的电压范围内(如0-12V)的驱动电压施加于各像素上。理论上，为了令金氧半导体场效晶体管(MOSFET)构成的驱动电路可以输出涵盖该范围的驱动电压，单独的晶体管需被设计成可以容许最大输出电压，如12V。此举将使各个晶体管为了因应工作中突发的输出电提供大的容许度，而导致晶体管实体变大。其次不利的是，这些大尺寸的晶体管将使其整合而成的电路系统占据更大的实体空间。如此额外的空间一般意味着LCD驱动电路成本与尺寸增大。
一种解决之道，是通过限制驱动电路中各单个晶体管所遭遇的电压范围，而设计成容许全范围驱动电压的MOSFET。此方法的一种实现方式是将驱动晶体管的闸极氧化物上的施加电压限制在闸极氧化物崩溃电压以下。更为甚者，令各个驱动晶体管藉由选择固定电压施加于其闸极上以达成令闸极电压小于闸极氧化物崩溃电压的效果。然而，为了在具有大电压范围的驱动电路中实现此设计，必须将所需的驱动电压范围分成至少两个部分，并且至少需要有两个MOSFET对应地与此两部分连接。
在某些LCD应用中，较好的方法是将振幅大小为在电压范围内的交变驱动电压施加于各别像素上。实施电压振幅的交变为用以提升显示影像的品质。该交变的电压振幅是将高、低电压范围内的电压分别施加于各显示周期中同一行的两个相邻像素上。同时，该高、低电压范围的交变电压亦可分别被施加于各显示周期中行与列方向任意的两个像素上。
在现有传统的实施方式中，必须通过多任务电路系统使所需的驱动电压与各像素耦合。该多任务电路系统将增加电路的复杂程度并且减慢LCD的工作速度。再者，现有传统实施方式中，通过一多任务以交替地在一对数字-模拟转换器(DAC)的输出高低范围电压的输出端间进行选择切换，以达到供应至一对LCD列(column)的效果，此更将导致DAC与LCD列之间形成不等信号路径长度，将进一步限制LCD驱动电路的工作速度。
由此可见，上述现有的驱动电路仍存在有诸多缺陷，而丞待加以改进。有鉴于上述现有驱动电路存在的缺陷，本发明人基于丰富的实务经验及专业知识，积极加以研究创新，经过不断的研究、设计，并经反复试作样品及改进后，终于创设出本发明。
因此，本发明驱动电路所指的是一种可消除由先前现有技术的限制与缺点所引起的一项或多项问题的驱动电路。
以下的描述指出了本发明的其它特性与优点，其中一部分可从描述中清楚地理解，或者可通过本发明的实施例来认知。本发明的目的与其它优点可以通过书面描述与申请专利范围以及附图中特别指出的方法与装置来实现。
本发明的主要目的在于，为了达成上述这些以及其它的优点，并且根据所实施与详细描述的本发明的用途，而提供一种用于从数字-模拟转换器的数组中输出驱动信号至一输出端数组的驱动电路，使该驱动电路包括第一与第二输出端；一用于输出第一电压范围内的模拟电压的第一数字-模拟转换器(DAC)；一用于输出一第二电压范围内的模拟电压的第二DAC；以及一用于输出该第二电压范围内的一第三电压的第三DAC。该第一与第二输出端为耦合，以在一第一时间周期内分别接收来自该第一DAC的一第一模拟电压与来自该第二DAC的一第二模拟电压，并且该第一与第二输出端为耦合，以在一第二时间周期内分别接收来自该第三DAC的一第三模拟电压与来自该第一DAC的一第四模拟电压。
本发明的次一目的在于，依据本发明，提供一种用于从一数字-模拟转换器(DAC)数组输出一在高电压范围与低电压范围交替变化的驱动信号数组至一输出端数组的方法，使该输出端数组至少包括第一与第二输出端。该方法包括界定连续交替变化的第一与第二时间周期；在该第一时间周期内从该DAC数组的一第一DAC输出一第一电压范围内的一第一模拟电压至该第一输出端；在该第一时间周期内从该DAC数组的一第二DAC中输出一第二电压范围内的一第二模拟电压至该第二输出端；在该第二时间周期内从该DAC数组的一第三DAC中输出该第二电压范围内的一第三模拟电压至该第一输出端；以及在该第二时间周期内从该第一DAC输出该第一电压范围内的一第四模拟电压至该第二输出端。
本发明的另一目的在于，依据本发明，提供一种将一数字输入值转换为一模拟输出的数字-模拟转换器，使其包括一用于接收该数字输入值及提供译码位的译码器；第一与第二组逻辑闸，为相互连接以接收一第一输入端上的译码位；一第一组输出晶体管，各晶体管具有受控于该第一组逻辑闸其一输出的导通状态；一第二组输出晶体管，各晶体管具有受控于该第二组逻辑闸其一输出的导通状态；一反相器，用以在其输入端上接收一外部施加的二进制信号并且在其输出端上提供二进制信号的反相；该第一组逻辑闸为在一第二输入端接收该反相器的输出；该第二组逻辑闸为在一第二输入端上接收该二进制信号；一模拟电压节点数组；一第一输出端；一第二输出端；该第一组输出晶体管的各个晶体管是连接在该第一输出端与该模拟电压节点数组的各预定点之间；该第二组输出晶体管的各个晶体管是连接在该第二输出端与该模拟电压节点数组的各预定点之间；一第一分流晶体管，是连接在一用于接收一第一电源供应电压的第一节点与该第一输出端之间，并且具有一受控于反相器输出的导通状态；及一第二分流晶体管，是连接在该第一节点与该第二输出端之间，并且具有一受控于二进制信号的导通状态。
本发明的再一目的在于，依据本发明，提供一种将一数字输入值转换为一模拟输出的数字-模拟转换器，使其包括一用于接收该数字输入值并且提供译码位的译码器；一组输出晶体管，各晶体管具有受译码位中不同位所控制的一导通状态；一模拟电压节点数组；一选择电路，具有第一与第二输入端以及第一与第二输出端，该选择电路为接收一数字控制信号，该选择器电路根据数字信号是否具有一第一或第二值而分别在该第一与第二输出端上提供该第一与第二输入端或该第二与第一输入端上的电压；该组输出晶体管的各晶体管是连接在该第一输入端与该模拟电压节点数组之间；及该第二输入端是耦合到代表一止通电压的另一节点上。
本发明的还一目的在于，依据本发明，提供一种由一数字-模拟转换器(DAC)数组输出一交变高、低范围驱动信号数组至一输出端数组的方法。
本发明的还一目的在于，依据本发明，提供一种用于输出在高、低电压范围的交变型驱动信号的方法。
本发明的还一目的在于，依据本发明，提供一种用于交替地输出第一与第二驱动电压的方法。
本发明的还一目的在于，依据本发明，提供一种将一数字输入值转换为一模拟输出的数字-模拟转换器。
本发明的目的是由以下技术方案实现的。依据本发明提出的一种由一数字-模拟转换器数组输出驱动信号至一输出端数组的驱动电路，其特征在于其包括第一与第二输出端；一第一数字-模拟转换器(DAC)，用于输出一第一电压范围的模拟电压；一第二数字-模拟转换器(DAC)，用于输出一第二电压范围的模拟电压；一第三数字-模拟转换器(DAC)，用于输出一处于该第二电压范围的模拟电压；其中该第一与第二输出端，分别在一第一时间周期内接收来自该第一DAC的一第一模拟电压以及一来自该第二DAC的一第二模拟电压，及该第一与第二输出端，分别在一第二时间周期内接收来自该第三DAC的一第三模拟电压以及一来自该第一DAC的一第四模拟电压。
本发明的目的还可以通过以下技术措施来进一步实现。
前述的驱动电路，其更包括一第一闸门电路，为耦合在该第一DAC与该第一输出端之间，该第一闸门电路通过一第一传导信道而连接到该第一DAC；及一第二闸门电路，为耦合在该第一DAC与该第二输出端之间，该第二闸门电路是通过一第二传导信道连接到该第一DAC。
前述的驱动电路，其中所述的第一传导信道与第二传导信道具有大致相同的路径长度。
前述的驱动电路，其中该第一DAC在该第一时间周期内，通过该第一闸门电路在该第一传导信道上输出该第一模拟电压；及该第一DAC在该第二时间周期内，通过该第二闸门电路在该第二传导信道上输出该第四模拟电压。
前述的驱动电路，其中所述的第一DAC在该第一时间周期内，在该第二传导信道上输出一止通模拟电压，并且在该第二时间周期内，在该第一传导信道上输出一止通模拟电压。
前述的驱动电路，其中所述的第一DAC在一时间周期内依据变换信号，在该第一传导信道上输出一通行模拟电压及在该第二传导信道处输出一止通电压，在另一时间周期内，在该第一传导信道上输出一止通模拟电压及在该第二传导信道上输出一通行电压。
前述的驱动电路，其中所述的第一闸门电路包括一第一MOS晶体管；所述的第二闸门电路包括一第二MOS晶体管。
前述的驱动电路，其中所述的第一MOS晶体管的闸极为耦合及接收一第一预定电压，当第一DAC输出一止通电压时，该第一MOS晶体管为截止。
前述的驱动电路，其中所述的第一与第二MOS晶体管皆为PMOS晶体管；所述的第一电压范围为高于该第二电压范围。
前述的驱动电路，其中所述的第一MOS晶体管与第二MOS晶体管皆为NMOS晶体管；所述的第一电压范围为低于该第二电压范围。
前述的驱动电路，其中所述的输出端适于连接及驱动一液晶显示像素数组。
前述的驱动电路，其中所述的输出端适于连接及驱动一液晶显示列(column)的数组。
前述的驱动电路，其中所述的第一时间周期与该第二时间周期为在驱动电路工作期间为呈交替变化。
前述的驱动电路，其中所述的第一时间周期与该第二时间周期，为根据施加至该DAC数组的变换信号而连续交替变化。
本发明的目的还由以下技术方案来实现。依据本发明提出的一种回应一变换信号而由一数字-模拟转换器数组输出信号至一输出端数组的驱动电路，其特征在于其包括一第一输出端；一第二输出端；一第一数字-模拟转换器(DAC)，用于输出一第一电压范围内的模拟电压；一第二数字-模拟转换器(DAC)，用于输出一第二电压范围的模拟电压；一第三数字-模拟转换器(DAC)，用于输出一处于该第二电压范围的模拟电压；一第一闸门电路，耦合在该第一DAC与该第一输出端之间；及一第二闸门电路，耦合在该第一DAC与该第二输出端之间；其中该第一闸门电路是经由一第一传导信道连接至该第一DAC，该第二闸门电路是经由一第二传导信道连接至该第一DAC；回应于处于第一状态下的该变换信号，该第一DAC输出一第一模拟电压至该第一输出端，而该第二DAC输出一第二模拟电压至该第二输出端，及回应于处于第二状态下的该变换信号，该第一DAC输出一第三模拟电压至该第一输出端，而该第一DAC输出一第四模拟电压至该第二输出端。
本发明的目的还可以通过以下技术措施来进一步实现。
前述的驱动电路，其中所述的第一传导信道与第二传导信道对该第一闸门电路至该第一DAC之间的距离以及该第二闸门电路至该第二DAC之间的距离为约呈相同的路径长度。
前述的驱动电路，其中回应于一处于第一状态的变换信号，该第一DAC通过该第一闸门电路，在该第一传导信道上输出该第一模拟电压，及在该第二传导信道上输出一止通模拟电压；及回应于一处于第二状态的变换信号，该第一DAC通过该第二闸门电路，在该第二传导信道上输出该第四模拟电压，及在该第一传导信道上输出一止通模拟电压。
本发明的目的又由以下技术方案来实现。依据本发明提出的一种由一数字-模拟转换器(DAC)数组输出一交变高、低范围驱动信号数组至一输出端数组的方法，其特征在于该输出端数组包括至少第一与第二输出端，该方法包括界定连续交变的第一与第二时间周期；在该第一时间周期，自该DAC数组的一第一DAC输出一第一电压范围的一第一模拟电压至第一输出端；在该第一时间周期，自该DAC数组的一第二DAC输出一第二电压范围的一第二模拟电压至该第二输出端；在该第二时间周期，自该DAC数组的一第三DAC输出一第二电压范围的一第三模拟电压至该第一输出端；及在该第二时间周期，自该第一DAC输出第一电压范围的一第四模拟电压至该第二输出端。
本发明的目的还可以通过以下技术措施来进一步实现。
前述的方法，该方法更包括在该第二时间周期，自该第二DAC输出第二电压范围内的一第五模拟电压至一第三输出端。
前述的方法，该方法更包括在该第一时间周期内，由该第一DAC的一第一信道输出该第一模拟电压至该第一输出端，及由该第二DAC的一第一信道输出该第二模拟电压至该第二输出端；及在该第二时间周期内，由该第三DAC的一第二信道输出该第三模拟电压至该第一输出端，及由该第一DAC的一第二信道输出该第四模拟电压至该第二输出端。
前述的方法，该方法更包括在该DAC数组与该输出端数组之间设置一闸门电路数组；在该第一时间周期内，自该第一DAC输出一止通模拟电压至该第二输出端；及在该第二时间周期内，自该第一DAC输出一止通模拟电压至该第一输出端。
本发明的目的再由以下技术方案来实现。依据本发明提出的一种用于输出在高、低电压范围的交变型驱动信号的驱动电路，其特征在于其包括一第一数字-模拟转换器(DAC)，用于接收代表低电压范围的一第一数字输入值或代表一止通电压的一第一数字止通值；一第二数字-模拟转换器(DAC)，用于接收代表高电压范围的一第二数字输入值或代表一止通电压的一第二数字止通值；一输出端；一第一MOS晶体管，耦合在该第一DAC的一模拟输出端与该输出端之间，该第一MOS晶体管的闸极为耦合及接收一第一预定电压，当该第一DAC输出止通电压时，该第一MOS晶体管为截止；及一第二MOS晶体管，耦合在该第二DAC的一模拟输出端与该输出端之间，该第二MOS晶体管的闸极为耦合及接收一第二预定电压，当该第二DAC输出止通电压时，该第二MOS晶体管为截止；其中在一第一工作周期，该第一DAC接收该第一数字输入值且该第二DAC接收该数字止通电压，在一第二工作周期内，该第一DAC接收该数字止通电压且该第二DAC接收该第二数字值，因此驱动电路在第一工作周期与第二工作周期内，在输出端上分别输出一低电压范围的模拟电压与一高电压范围内的模拟电压。
本发明的目的还可以通过以下技术措施来进一步实现。
前述的驱动电路，其中所述的低电压范围是从一高电压V1至一低电压V2，及该高电压范围是从一高电压V3至一低电压V4。
前述的驱动电路，其中第一MOS晶体管具有一第一临界电压VT1，当第一数字-模拟转换器输出具有V1-VT1的振幅或更高时，该第一MOS晶体管概为截止；及该第二MOS晶体管具有一第二临界电压VT2，当第二数字一模拟转换器输出具有V4+|VT2|的振幅或更低时，该第二MOS晶体管概为截止。
前述的驱动电路，其中当第一数字-模拟转换器输出约为V1-VT1时，该第一MOS晶体管概为截止；及当第二数字-模拟转换器输出约为V4+|VT2|时，该第二MOS晶体管概为截止。
前述的驱动电路，其中所述的第一MOS晶体管为一NMOS晶体管，且该第二MOS晶体管为一PMOS晶体管。
前述的驱动电路，其中所述的第一预定电压为V1，且该第二预定电压为V4。
前述的驱动电路，其中所述的第一预定电压概为等于该第二预定电压。
前述的驱动电路，其中所述的第一预定电压是在V1-VT1至V1+VT1的范围内，该第二预定电压是在V4-|VT2|至V4+|VT2|的范围内，其中VT1与VT2分别为该第一与第二MOS晶体管的临界电压。
前述的驱动电路，其中所述的第一预定电压是在V1±0.5V的范围内，该第二预定电压是在V4±0.5V的范围内。
前述的驱动电路，其中所述的第一预定电压是在V1±1.5V的范围内，该第二预定电压是在V4±1.5V的范围内。
本发明的目的还由以下技术方案来实现。依据本发明提出的一种交变地输出第一与第二驱动电压的驱动电路，其特征在于其包括一第一数字-模拟转换器(DAC)，供接收对应于一低电压范围的一第一数字值并且可回应于一变换信号以及具有一第一输出端，此第一DAC根据变换信号为一第一值或第二值，而分别在该第一输出端上输出一对应该第一数位值的第一模拟电压或一第一止通电压；一第二数字-模拟转换器(DAC)，用于接收对应于一高电压范围的一第二数字值并且可回应于一变换信号以及具有一第二输出端，此第二DAC根据该变换信号为该第二值或该第一值，而分别在该第二输出端上输出一对应该第二数位值的第二模拟电压或一第二止通电压；一输出电路，包括一输出端；一第一MOS晶体管，具有一第一输入端及一连接至输出端点的输出端，该第一MOS晶体管的闸极为耦合及接收一第一预定电压，当该第一止通电压施加于该第一输入端时，该第一MOS晶体管为截止；及一第二MOS晶体管，具有一第二输入端及连接至输出端点的输出端，该第二MOS晶体管的闸极为耦合及接收一第二预定电压，当该第二止通电压施加于该第二输入端时，该第二MOS晶体管为截止；及该第一输入端是连接到该第一DAC的第一输出端，该第二输入端是连接到该第二DAC的第二输出端；其中当该第一DAC接收该第一数字值以及该第二DAC接收该第二数字值时，该第一MOS晶体管着该变换信号分别在第一值与第二值之间切换，而交替地导通该第一模拟电压，或回应于该第一止通电压而截止；且该第二MOS晶体管着该变换信号分别在第二值与第一值之间切换，而交替地导通该第二模拟电压，或回应于该第二止通电压而截止，因此输出电路交替地在该输出端上提供第一模拟电压与第二模拟电压。
本发明的目的还可以通过以下技术措施来进一步实现。
前述的驱动电路，其中所述的低电压范围是从一高电压V1至一低电压V2，该高电压范围是从一高电压V3至一低电压V4。
前述的驱动电路，其中第一MOS晶体管具有一第一临界电压VT1，当该第一数字-模拟转换器输出具有V1-VT1的振幅或更高时，该第一MOS晶体管概为截止；及第二MOS晶体管具有一第二临界电压VT2，当第二数字-模拟转换器输出具有V4+|VT2|的振幅或更低时，该第二MOS晶体管概为截止。
前述的驱动电路，其中当第一数字-模拟转换器输出具有近似等于V1-VT1的振幅时，该第一MOS晶体管概为截止；及当第二数字-模拟转换器输出具有近似等于V4+|VT2|的振幅时，该第二MOS晶体管概为截止。
前述的驱动电路，其中所述的第一MOS晶体管为一NMOS晶体管，且该第二MOS晶体管为一PMOS晶体管。
前述的驱动电路，其中所述的第一预定电压为V1，且该第二预定电压为V4。
前述的驱动电路，其中所述的第一预定电压概为等于该第二预定电压。
前述的驱动电路，其中所述的第一预定电压是在V1-VT1至V1+VT1的范围内，该第二预定电压是在V4-|VT2|至V4+|VT2|的范围内，其中VT1与VT2分别为该第一与第二MOS晶体管的临界电压。
前述的驱动电路，其中所述的第一预定电压是在V1±0.5V的范围内，该第二预定电压是在V4±0.5V的范围内。
前述的驱动电路，其中所述的第一预定电压是在V1±1.5V的范围内，该第二预定电压是在V4±1.5V的范围内。
本发明的目的还由以下技术方案来实现。依据本发明提出的一种用于输出在高、低电压范围的交变型驱动信号的方法，其特征在于其包括在一第一工作周期中，在一第一数字-模拟转换器(DAC)处接收一第一数字输入值并且回应地输出一低电压范围的模拟电压，在一第二工作周期中，在该第一DAC处接收一第一数字止通值并且回应地输出一第一模拟止通电压；在该第二工作周期中，在一第二数字-模拟转换器(DAC)处接收一第二数字输入值并且回应地输出一高电压范围内的模拟电压，在该第一工作周期中，在该第二DAC处接收一第二数字止通值并且回应地输出一第二模拟止通电压；施加一第一预定电压至一第一MOS晶体管的闸极，当该第一DAC输出该第一止通电压时，该第一MOS晶体管为截止，当该第一DAC输出该低电压范围的模拟电压时，该第一MOS晶体管导通而传递该低电压范围的该类比电压；施加一第二预定电压至该第二MOS晶体管的闸极，当该第二DAC输出该第二止通电压时，该第二MOS晶体管为截止，当该第二DAC输出该高电压范围的模拟电压时，该第二MOS晶体管导通而传递该高电压范围的该类比电压；在轮替的该第一工作周期与第二工作周期中，在该第一与第二MOS晶体管所连接的一输出端上，分提供低电压范围与高电压范围的模拟电压。
依据本发明提出的一种用于交替地输出第一与第二驱动电压的方法，其特征在于其包括在第一与第二值之间交替方式输出一变换信号；在一第一数字-模拟转换器(DAC)处接收一对应于一低电压范围的一第一数字值；根据该变换信号为第一或第二值的状态，分别在该第一DAC的第一与第二输出端上或该第二与第一输出端上输出一对应于该第一数位值的第一模拟电压与一第一止通电压，在一第二数字-模拟转换器(DAC)处接收对应于一高电压范围的一第二数字值；根据该变换信号为第一或第二值的状态，分别在该第二DAC的第一与第二输出端上或该第二与第一输出端上输出一对应于该第二数位值的第二模拟电压与一第二止通电压；当该变换信号分别在第二与第一值之间切换时，通过一第一MOS晶体管交替地导通该第一模拟电压，及令该第一MOS晶体管回应于该第一止通电压而截止；当该变换信号分别在第一与第二值之间切换时，通过一第二MOS晶体管交替地导通该第二模拟电压，及令该第二MOS晶体管回应于该第二止通电压而截止；及交替地在一输出端上提供该第一与该第二模拟电压。
本发明的目的还可以通过以下技术措施来进一步实现。
前述的方法，该方法更包括施加一第一预定电压至该第一MOS晶体管的闸极，当该第一DAC输出该第一止通电压时，该第一MOS晶体管为截止；及施加一第二预定电压至该第二MOS晶体管的闸极，当该第二DAC输出该第二止通电压时，该第二MOS晶体管为截止。
本发明的目的还由以下技术方案来实现。依据本发明提出的一种将一数字输入值转换为一模拟输出的数字-模拟转换器，其特征在于其包括一译码器，用于接收该数字输入值及提供译码位；第一与第二组逻辑闸，分别连接及接收一第一输入端上的译码位；一第一组输出晶体管，各晶体管具有由该第一组逻辑闸的其一输出所控制的导通状态；一第二组输出晶体管，各晶体管具有由该第二组逻辑闸的其一输出所控制的导通状态；一反相器，在其输入端连接及接收一外来的二进制信号，及在其输出端上提供反相的二进制信号；该第一组逻辑闸是连接及接收该反相器的输出；该第二组逻辑闸是在一第二输入端上连接及接收该二进制信号；一模拟电压节点数组；一第一输出端；一第二输出端；该第一组输出晶体管的各个晶体管是连接在该第一输出端与该模拟电压节点数组的各预定点之间；该第二组输出晶体管的各个晶体管是连接在该第二输出端与该模拟电压节点数组的各预定点之间；一第一分流晶体管，是连接在一用于接收一第一电源电源的第一节点与该第一输出端之间，并且具有一受反相器输出所控制的导通状态；及一第二分流晶体管，是连接在该第一节点与该第二输出端之间，并且具有一受二进制信号所控制的导通状态。
本发明的目的还可以通过以下技术措施来进一步实现。
前述的数字-模拟转换器，其更包括复数个电阻，是串联连接在分别用于接收第一电源电压与第二电源电压的第一节点与第二节点之间，因此该复数个电阻形成一包括该模拟电压节点数组的分压器。
前述的数字-模拟转换器，其中所述的等逻辑闸为NOR闸。
本发明的目的还由以下技术方案来实现。依据本发明提出的一种将一数字输入值转换为一模拟输出的数字-模拟转换器，其特征在于其包括一译码器，用于接收该数字输入值并且提供译码位；一组输出晶体管，各晶体管具有受译码位中不同位所控制的一导通状态；一模拟电压节点数组；一选择电路，具有第一与第二输入端以及第一与第二输出端，该选择电路是连接及接收一数字控制信号，该选择器电路根据数字信号是一第一或第二值而分别在该第一与第二输出端上提供该第一与第二输入端或该第二与第一输入端上的电压；该组输出晶体管的各晶体管是连接在该第一输入端与该模拟电压节点数组之间；及该第二输入端是耦合到对应于一止通电压的另一节点。
本发明的目的还可以通过以下技术措施来进一步实现。前述的数字-模拟转换器，其更包括复数个电阻，是串联连接在分别用于接收第一与第二电源电压的第一与第二节点之间，因此该复数个电阻形成一包括该模拟电压节点数组的分压器。
本发明与现有技术相比具有明显的优点和积极效果。由以上技术方案可知，本发明提供了一种用于从数字-模拟转换器的数组中输出驱动信号至一输出端数组的驱动电路，该驱动电路包括第一与第二输出端；一用于输出第一电压范围内的模拟电压的第一数字-模拟转换器(DAC)；一用于输出一第二电压范围内的模拟电压的第二DAC；以及一用于输出该第二电压范围内的一第三电压的第三DAC。该第一与第二输出端为耦合，以在一第一时间周期内分别接收来自该第一DAC的一第一模拟电压与来自该第二DAC的一第二模拟电压，并且该第一与第二输出端为耦合，以在一第二时间周期内分别接收来自该第三DAC的一第三模拟电压与来自该第一DAC的一第四模拟电压。
本发明还提供了一种用于从一数字-模拟转换器(DAC)数组输出一在高电压范围与低电压范围交替变化的驱动信号数组至一输出端数组的方法，该输出端数组至少包括第一与第二输出端。该方法包括界定连续交替变化的第一与第二时间周期；在该第一时间周期内从该DAC数组的一第一DAC输出一第一电压范围内的一第一模拟电压至该第一输出端；在该第一时间周期内从该DAC数组的一第二DAC中输出一第二电压范围内的一第二模拟电压至该第二输出端；在该第二时间周期内从该DAC数组的一第三DAC中输出该第二电压范围内的一第三模拟电压至该第一输出端；以及在该第二时间周期内从该第一DAC输出该第一电压范围内的一第四模拟电压至该第二输出端。
本发明另提供了一种将一数字输入值转换为一模拟输出的数字-模拟转换器，其包括一用于接收该数字输入值及提供译码位的译码器；第一与第二组逻辑闸，为相互连接以接收一第一输入端上的译码位；一第一组输出晶体管，各晶体管具有受控于该第一组逻辑闸其一输出的导通状态；一第二组输出晶体管，各晶体管具有受控于该第二组逻辑闸其一输出的导通状态；一反相器，用以在其输入端上接收一外部施加的二进制信号并且在其输出端上提供二进制信号的反相；该第一组逻辑闸为在一第二输入端接收该反相器的输出；该第二组逻辑闸为在一第二输入端上接收该二进制信号；一模拟电压节点数组；一第一输出端；一第二输出端；该第一组输出晶体管的各个晶体管是连接在该第一输出端与该模拟电压节点数组的各预定点之间；该第二组输出晶体管的各个晶体管是连接在该第二输出端与该模拟电压节点数组的各预定点之间；一第一分流晶体管，是连接在一用于接收一第一电源供应电压的第一节点与该第一输出端之间，并且具有一受控于反相器输出的导通状态；及一第二分流晶体管，是连接在该第一节点与该第二输出端之间，并且具有一受控于二进制信号的导通状态。
本发明还提供了一种将一数字输入值转换为一模拟输出的数字-模拟转换器，其包括一用于接收该数字输入值并且提供译码位的译码器；一组输出晶体管，各晶体管具有受译码位中不同位所控制的一导通状态；一模拟电压节点数组；一选择电路，具有第一与第二输入端以及第一与第二输出端，该选择电路为接收一数字控制信号，该选择器电路根据数字信号是否具有一第一或第二值而分别在该第一与第二输出端上提供该第一与第二输入端或该第二与第一输入端上的电压；该组输出晶体管的各晶体管是连接在该第一输入端与该模拟电压节点数组之间；及该第二输入端是耦合到代表一止通电压的另一节点上。
综上所述，本发明主要是一种驱动LCD数组中的像素的驱动电路，包括双信道数字-模拟转换器(DAC)。各双信道DAC在信道A与信道B输出端上分别输出模拟形式的数字信号与一止通电压，及随着一变换信号而相互切换。DAC输出端是施加到成对的输出晶体管，以在各显示周期，使各晶体管对中的一个晶体管呈导通，而另一晶体管呈截止。藉由设定交变的DAC以分别接收高、低电压范围的驱动电压，各像素可以交替地由高、低电压范围内的电压所驱动，及在一显示周期内，施加到各像素的驱动电压范围与在显示周期内施加至相邻像素的电压范围为相反。其不论在结构上、方法上或功能上皆有较大的改进，且在技术上有较大的进步，并产生了好用及实用的效果，而确实具有增进的功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
由以上所述可以理解，本发明前述的总体描述及以下的详细描述皆为示范性与说明性的描述，在申请专利范围中提出了本发明进一步的解释。本发明的具体结构、方法由以下实施例及其附图详细给出。
附图的提出是为了便于理解本发明，并且附图构成本说明书的一部分，以举例说明本发明的实施例，附图与描述结合在一起用于解释本发明的原理。
图1举例说明了根据本发明第一实施例所构成的驱动电路。
图2举例说明了根据本发明第二实施例所构成的驱动电路。
图3举例说明了适合在图2的驱动电路中使用的一双信道数字-模拟转换器(DAC)。
图4举例说明了适合在图2的驱动电路中使用的一双信道数字-模拟转换器的另一实施例。
以下结合附图及较佳实施例，对依据本发明提出的驱动电路其具体结构、方法、特征及其功效，详细说明如后。
请参阅图1所示，举例说明了根据本发明的第一实施例所构成的驱动电路。本发明驱动电路，其电路100是与一代表所需范围内的所需输出驱动电压的接收信号值(例如0-12V)耦合。驱动电路100为输出用以驱动LCD像素的驱动电压。输出驱动电压的范围被分成高、低两个电压范围，尽管该范围不需要被平均分割，较宜分为电压范围高、低各一半。因此，在本实施例中，低电压范围为0-6V，此处分别以VSS1-VDD1表示，高电压范围为6-12V，此处分别以VSS2-VDD2表示。电路100是为耦合及接收输入端102上的表示低电压范围的驱动电压的一第一数字输入值。类似地，电路100是耦合及接收输入端104上的表示高电压范围的驱动电压的一第二数字输入值。如图1所示，各数字输入值由6位资料组成。
输入端102上的数字数值被施加于一数字-模拟转换器(DAC)106，以将低电压范围的数字输入值转换为模拟值。类似地，输入端104上的数字值被施加于一DAC108，以将高电压范围内的一数字输入值转换为模拟值。DAC的模拟输出106、108分别被施加于驱动晶体管110与晶体管112。晶体管110、112的输出是耦合至一输出端114。
电路100可选择性地包括一耦合在输入端102与数字-模拟转换器DAC106之间的一位准偏移电路116，以及耦合在输入端104与数字-模拟转换器DAC108之间的一位准偏移电路118。位准偏移电路116与位准偏移电路118可涵括在驱动电路中，令数字输入值偏移至不同的电压范围。例如，可以使用位准偏移电路令数字值偏移至一相连数字-模拟转换器DAC所适合的电压范围。
电路100还可选择性地包括一耦合在数字-模拟转换器DAC106与晶体管110之间的取样与保持电路120，以及一耦合在数字-模拟转换器DAC108与晶体管112之间的取样与保持电路122。取样与保持电路120、122可涵括在驱动电路中，当驱动输出负载时，需要提高驱动强度，或者分别稳定地保持数字-模拟转换器DAC106、108的模拟输出值。
晶体管110与112最好是为MOSFET，并且晶体管110、112最好分别是为一N信道MOSFET(NMOS)与一P信道MOSFET(PMOS)，以组成一CMOS对。晶体管110与112的闸极是分别耦合及接收预定电压VDD1与VSS2。在本实施例中，VDD1=VSS2=6V。然而，这些电压并不需要相等，因此在实施例的变化例中，这两个电压可以为不同者，如为6.2V与5.8V，或5.8V与6.2V。
更为典型的是，施加于晶体管110、112的闸极与输入端上的电压可选定在使各晶体管闸极氧化物的电压不超过其抗压能力(在本实施例中为6V)，因此晶体管110、112可以下述方式呈选择性导通，该方式将在下文中详细描述。更特别地是，晶体管110为耦合以接收由数字-模拟转换器DAC106送出的模拟输出值，从而导通至输出端114，该模拟输出值在0-6V低电压范围内。晶体管112是为耦合以接收由数字-模拟转换器DAC108送出的模拟输出值，从而导通至输出端114，该模拟输出值在6V-12V高电压范围内。进一步地，当晶体管110与112之一接收到一电压以导通至输出端114时，另一晶体管接收从其相连数字-模拟转换器DAC送出的一呈截止的止通电压。由于输出端114上的电压范围可在0-12V内，晶体管110与112的6V抗压能力并未超出。因此施加于驱动电路100的数字值可以适用，因而在一显示周期内，施加于数字-模拟转换器DAC106、108之一上的数字值表示一止通电压，而施加于另一数字-模拟转换器DAC上的数字值则被转换为模拟形式并且导通至输出端114。或者，如以下所述，各数字-模拟转换器DAC可被建构成对一控制信号反应，而无论施加于其上的数字数值如何，可选择性地产生一止通电压。
在工作时，施加于电路100的输入端102、104的第一与第二数字输入值被选定在使其一晶体管110、112受相同的模拟电压导通，而另一晶体管110、112则呈截止。例如，若需要输出一高电压范围9.5V的电压，则需相同于该所需输入电压的数字数值施加至输入端104。数字-模拟转换器DAC108输出模拟形式的预定输出电压至晶体管112。晶体管112输出预定的电压至输出端114。同时，代表一不被晶体管110导通的模拟电压(如一止通电压)的数字值施加至输入端102。数字-模拟转换器DAC106则输出一模拟形式的止通电压。当晶体管110的临界电压设为VT1的情形下，只要止通电压至少在VDD1-VT1至VDD1+VT1的范围内，概为VDD1-VT1或以上时，并且若输出端114上的输出电压大于或等于VDD1-VT1时，晶体管110将不导通。因此，在本实施例中，大于若晶体管110具有0.8V的临界电压，只要是止通压为在5.2～6.8V，概为在大于或等于5.2V，且输出端114上的电压大于或5.2V时，晶体管110为不导通，更特别是，由于NMOS晶体管110的源极与汲极电位均高于VDD1-VT1，晶体管自然关闭而无任何模拟切换。
在另一实施例中，如果需输出在低电压范围2.5V的驱动电压时，对应于该预期电压的数字值即被施加于输入端102。数字-模拟转换器DAC106输出模拟形式的预期输出电压至晶体管110，及晶体管110输出预期的电压至输出端114。在此同时，对应于不致令晶体管112导通的止通电压的数字值被施加于输入端104。数字-模拟转换器DAC108输出模拟形式的止通电压。当晶体管112的临界电压为VT2的情形下，只要止通电压至少在VSS2-|VT2|至VSS2+|VT2|的范围内，特别是VSS2+|VT1|或以下时，并且若是输出端114上的输出电压小于或等于VSS2+|VT2|时，晶体管112为不导通。因此，在本实施例中，若晶体管112具有-0.9V的临界电压，且VSS2=6V时，则只要止通电压在5.1至6.9V的范围内或概为小于等于6.9V的范围内，输出端114上的电压小于或等于6.9V时，晶体管112为不导通。更特别地，由于PMOS晶体管112的源极与汲极电位均低于VSS2+|VT2|，晶体管自然关闭而没有任何模拟切换。在本实施例的情形下，晶体管110大致在1V～5V范围内的电压下导通，晶体管112大致在7V～12V范围内的电压下导通。这些电压范围代表用于驱动一LCD的适宜电压值。
至于数字-模拟转换器DAC116与118产生的止通电压，可令各个数字-模拟转换器DAC提供模拟止通电压以回应于一预定数字输入值。例如，对于一6位的数字资料，可以使数字-模拟转换器DAC106与108建构成输出一止通电压以回应于十进制数字值64的数字输入值“111111”。
进一步地，藉由在连续操作周期中(如LCD的连续显示周期)交替地施加高低电压范围的数字输入电压值，可在驱动电路100输出端上提供一在连续周期中呈高、低电压范围交替变化的模拟驱动电压。
在前述驱动电路100的工作中，各晶体管110、112的闸极氧化物接受不超过6V的闸极-源极电压或门极-汲极电压。因此，各晶体管110、112在承受6V电压的状况下，即可在驱动电路中实现0～12V的输出电压。进一步地，由于电路100不包括任何可在晶体管110、112的各模拟输出间进行选择的输出控制电路或多任务器，故而预期的模拟输出将毫无延迟地传导至输出端114。所以，电路100的工作速度比现有传统的驱动电路快许多。更者，由于较低的耐压以及省略了输出控制电路或多任务电路，所以驱动电路所需的空间大为减少，因此促进了电路的小型化以及降低成本。
尽管本发明举例说明了0～6V与6～12V的电压范围，本发明的驱动电路100还可建构成供不同的电压范围使用。例如，电路100可构成0～10V的输出电压范围。在此例中，低电压与高电压范围可设为如0～5V与5～10V。再者，施加于NMOS晶体管110的闸极的电压VDD1将为6V，施加于晶体管110的止通电压为6V。施加于PMOS晶体管112的闸极的电压VSS2为4V，且施加于晶体管112的止通电压为4V。临界电压VT1与|VT2|约为1V。简言之，关于建构出电路100的晶体管的构造上，各晶体管的临界电压选定在晶体管导通时的源极电压即可。
请参阅图2所示，其描述了依据本发明的第二实施例而构成供驱动LCD202的一像素数组的驱动电路200。为了便于说明，此处用图式描述LCD202包括有四个像素204、206、208、210，这些像素分别由驱动电路200的输出端212、214、216、218上的驱动电压所驱动，以控制像素的灰度或者色彩。像素204-210为相邻的像素，如LCD200之一行像素数组上的相邻像素。因此，依据本发明的一观点，驱动电路200适于在各输出端212-218上提供高低电压范围内呈交替变化的驱动电压，以使当施加于一个像素上的电压在高电压或低电压范围内时，施加到相邻于该像素的各个像素上的电压分别位于高电压或低电压的范围内。
该驱动电路200，包括成对的输出驱动晶体管对220、222、224、226；晶体管对220由NMOS晶体管228与PMOS晶体管230构成，晶体管对222由PMOS晶体管232与NMOS晶体管234构成，晶体管对224由NMOS晶体管236与PMOS晶体管238构成，晶体管对226由PMOS晶体管240与NMOS晶体管242所构成。各NMOS晶体管的闸极为相连，以接收电压VDD1，在本实施例中，电压VDD1为6V。各PMOS晶体管的闸极为相连，以接收电压VSS2，在本实施例中，电压VSS2为6V。晶体管228与晶体管230的输出端共同耦合至输出端212。晶体管232与晶体管234的输出端共同耦合至输出端214。晶体管236与晶体管238的输出端共同耦合至输出端216。晶体管240与晶体管242的输出端共同耦合至输出端218。
驱动电路200更包括双信道DAC250、252、254、256、258，各双信道DAC分别耦合以接收数字输入值DATA-0、DATA-1、DATA-2、DATA-3、DATA-4。各双信道数字-模拟转换器DAC250、254、258较宜建构为接收低电压范围内的数字输入值并将其转换为模拟形式。因此，各资料输入值DATA-0、DATA-2与DATA-4对应于低电压范围内的电压。各双信道数字-模拟转换器DAC252、256较宜建构为接收高电压范围内的数字输入值并将其转换为模拟形式。因此，各数据输入值DATA-1与DATA-3表示高电压范围内的电压。
各数字-模拟转换器DAC250-258为一双信道DAC，其中各数字-模拟转换器DAC包括数字-模拟转换电路，用于在两个模拟输出端上对所施加的数字值转换为相应的模拟电压输出。为了便于说明，假定各数字-模拟转换器DAC具有一“A”信道输出与一“B”信道输出，各DAC的双信道输出在图2中以参考数字表示所施加数位输入值。例如，DAC254的双信道输出，其接收的数字输入值DAC-2为CH-2A与CH-2B。
由于数字-模拟转换器DAC250仅用于驱动第一个相邻像素，即像素204，因此DAC250仅需使用一单信道DAC。但是，为了方便之故，DAC250亦可使用一双信道DAC，而仅描述其输出CH-0B。类似地，DAC258仅用于驱动最后一个相邻像素，即像素210，因此DAC258仅使用一单信道DAC。然而，为了方便之故，DAC258亦可使用一双信道DAC，而仅描述其输出CH-4A。
具有双信道输出的各别数字-模拟转换器DAC具有分别连接到不同输出驱动晶体管对的个别晶体管的对应双输出。因此，数字-模拟转换器DAC252的信道1B与1B是分别连接到分别代表晶体管对220与晶体管对222的晶体管230与晶体管232的输入端。数字-模拟转换器DAC254的信道2A与2B是分别连接到分别对应于晶体管对222与晶体管对224的晶体管234与晶体管236的输入端。数字-模拟转换器DAC256的信道3A与3B是分别连接到分别对应于晶体管对224与晶体管对226的晶体管238与晶体管240的输入端。如前述，各数字-模拟转换器DAC250与258仅提供单一模拟输出。因此，DAC250的CH-0B的输出是连接到晶体管228的输入端，且DAC258的信道4A的输出是连接到晶体管242的输入端。各数字-模拟转换器DAC输出至不同输出晶体管对，以及因此所产生的不同驱动电路输出的配置方式，实现了一种令各像素的高低电压范围的驱动电压的信号路径长度概为相等的实体配置结构型态。
各双信道数字-模拟转换器DAC是相互耦合，以接收一信道A/信道B(A/B)信道变换信号。各数字-模拟转换器DAC是设计为可对其上所施加的数字输入值与A/变换信号回应，以交替地在其A、B信道输出端上提供模拟形式的数字输入值与止通电压。A、B信道输出提供的模拟形式电压及止通电压均同为由A/B变换信号所决定。因此，当A/变换信号在“0”与“1”值之间变换时，令DAC输出的模拟电压与止通电压，随着变换信号变换而在A、B信道上交替地输出。
请参阅图3所示，其描述了一适合作为数字-模拟转换器DAC250-258中任何一个的一双信道DAC300。该DAC300是描述在其一低电压DAC250、DAC254或DAC258的电压范围，亦可配合DAC252或DAC256而改变。数字-模拟转换器DAC300包括一耦合的译码器302，以接收一数字输入信号，如DATA-0、DATA-2，或DATA-4。简言之，数字-模拟转换器DAC300为一处理双位的数字输入值。译码器302将输入值译码为四位值。该四位的译码值是分别连接到DAC300的信道A位置的NOR闸304、306、308、310，以及连接到DAC300的信道B位置的NOR闸312、314、316、318。各NOR闸304-310的第二输入端是耦合到一节点320。各NOR闸312-318的第二输入端是耦合到一节点322。DAC300为耦合至节点322处以接收A/B变换信号。如图3所示，A/B变换信号又可作为一个位，如输入数字值的最高位，该位是作为变换信号而不连接到译码器302。
一反相器324，连接在节点320与节点322之间，用于在节点322处接收输入端的逻辑值，因此在节点322处可以获得A/B变换信号的互补值。一“A”信道分流晶体管326连接在节点328处的电源电压VDD1与A信道输出之间。晶体管326的闸极连接到节点320。一“B”信道分流晶体管330连接在节点328与B信道输出之间。晶体管330的闸极是连接到节点322。
NOR闸304-310的输出是分别连接到NMOS晶体管334、336、338与340的闸极。NOR闸312-318的输出是分别连接到NMOS晶体管342、344、346与348的闸极。
电阻R1-R4，是串联连接在有电源电压VSS1的节点328与节点332之间。各晶体管334-340是耦合在A信道输出端与串联连接电阻的相异接点之间。各晶体管342-348是耦合在B信道输出端与串联连接电阻的相异接点之间。电阻间的各相异接点因此视为一模拟电压节点数组。
在数字-模拟转换器DAC300工作时，如A/B变换信号具有“1”值，则各NOR闸312-318具有逻辑“0”值输出，各晶体管342-348因此截止。然而，分流晶体管330由于施加到其闸极上的逻辑“1”而导通，因此DAC300在信道B输出端上输出一止通电压VDD1。由于反相器324的逻辑操作，各NOR闸304-310接收连接在节点320上的逻辑“0”。因此，NOR闸的输出是由四个译码位所决定，四个译码位可选择地其一NOR闸输出逻辑“1”，以导通与其相连的晶体管，并且令电压沿着串联电阻导送到信道A的输出端。电阻R1-R4的阻值可选定在当连接在电压VDD1与VSS1之间时，沿着串联连接电阻至DAC输出端上的输出值为相等于数字输入值。
类似地，当A/B变换信号为逻辑“0”时，各NOR闸304-310接收由反相器324输出的逻辑“1”，并输出一逻辑“0”，因此晶体管334-340截止。分流晶体管326受闸极上的逻辑“1”而导通，以使DAC300在信道A输出端上输出一止通电压VDD1。送至NOR闸312-318上的逻辑“0”变换信号，使得这些NOR闸的输出由四个译码位所决定。结果，其一晶体管342-348导通，及经串联连接电阻而将相应于数字输入值的电压导送至信道B输出端上。
所以，当A/B变换信号在逻辑“0”与逻辑“1”之间变换时，数字-模拟转换器DAC300交替地在信道A与信道B输出端上输出止通电压与相应于数字输入值的模拟值。
请参阅图4所示，其揭露了一亦为适于其一DAC250-258的双信道DAC400。类似于数字-模拟转换器DAC300，该数字-模拟转换器DAC400是在低电压的范围内使用，然而，同样的结构只要具有适当的信号位准偏移，亦可适用于高电压范围。该数字-模拟转换器DAC400，其包括一相同于译码器302的译码器402，并且是耦合及接收代表低电压范围的驱动电压振幅的数字输入值，如DATA-0、DATA-2，或DATA-4。数字-模拟转换器DAC402的四个译码位是分别连接到NMOS晶体管404、406、408、410的闸极端。
电阻R1-R5，串联连接在电压VDD1节点412与电压VSS1节点414之间。各个电阻之间的接点是视为一模拟电压节点数组。数字-模拟转换器DAC400更包括一选择电路416，该选择电路416具有两个输入端418、420以及两个作为DAC400的信道A与信道B的输出端。该选择电路416是为耦合及接收A/B变换信号，并且分别根据变换信号为逻辑“0”或逻辑“1”，而分别在信道A与信道B输出端上输出输入端418与输入端420或输入端420与输入端418的信号。该电路416可为一多任务器。
各晶体管404-410，是连接在选择电路416的输入端420与串联电阻相异接点之间。输入端418可以选择地连接到电阻R4与R5之间(提供止通电压VDD1X的接点上)。同时，在数字-模拟转换器DAC300中，电压VDD1视为止通电压，数字-模拟转换器DAC400中电阻R5的设置可以提供一较低于VDD1的VDD1X电压值。因此，电阻R5的数值可选定在一适当值，如VDD1设在VDD1-0.5V，或者省略电阻R5，即R5=0Ω，因此VDD1X=VDD1。
数字-模拟转换器DAC400工作时，输入端420上的模拟电压值是由其一译码晶体管404-410中因译码器402的输出而导通一电压经串联电阻至输入端420所提供。因此，相应于数字输入值的模拟输出电压为形成在输入端420，而由信道A或信道B输出，则为根据A/B变换信号为逻辑“1”或逻辑“0”而定。此外，根据A/B变换信号为逻辑“0”或逻辑“1”，而使止通电压VDD1X呈现在信道A或信道B的输出端上。
可选择性地以取样与维持电路430(图中以“S&H-A”表示)及取样与维持电路432(图中以“S&H-B”表示)连接在选择电路416与信道A与信道B输出端之间，以稳定及增加输出端的驱动强度。
请再参阅图2所示，当驱动电路200工作时，被施加至像素204-210的代表驱动电压振幅的数字输入值DATA-1～DATA-4为在LCD202的每个工作显示周期供应至数字-模拟转换器DAC250-258。A/B变换信号亦为施加至数字-模拟转换器DAC250-258，并且随着LCD202的显示周期同步地在逻辑“0”与逻辑“1”之间切换。所以，当A/B变换信号为逻辑“0”时，各DAC250-258电压在信道A输出端上输出一止通电压，以及在信道B上输出对应于数字输入值的模拟输出。在此情形下，DAC250及DAC254的模拟低驱动电压信道B的各输出分别受晶体管228及晶体管236导送，以驱动像素204与像素208。并且，DAC252与DAC256的模拟高驱动电压信道B的各输出端分别受晶体管232与晶体管240导送，以驱动像素206与像素210。同时，晶体管230、234、238、242受信道A各输出端上呈现的止通电压而截止。
当A/B变换信号为逻辑“1”时，各DAC250-258在信道B输出端上输出一止通电压，以及在信道A上输出对应于数字输入值的模拟输出。在此情形下，DAC254及DAC258的模拟低驱动电压信道A的输出端分别受晶体管234与晶体管242导送，以驱动像素206与像素210。并且，DAC252及DAC256的模拟高驱动电压信道A的输出端分别受晶体管230与晶体管238输出端上呈现的止通电压而呈截止。
总之，当A/B变换信号为“0”时，像素204与像素208是在低电压范围内被驱动，像素206与像素210是在高电压范围内被驱动，当A/B变换信号为“1”时，像素204与像素208是在高电压范围内驱动，像素206与像素210是在低电压范围内驱动。因此，各像素或为在高低电压范围内交替地被驱动。并且当一个像素上所施加的电压为在高或低电压范围内时，相邻于该像素的其它各像素上所施加的电压即分别为在低或高电压范围。
该驱动电路200可以提供优于现有传统的驱动电路关于电压容许度的优点。例如，输出晶体管对的各晶体管可以设置为耐压6V，此为低于电路200的输出电压范围的最大电压12V。一方面，电路200不需要任何形式的输出控制电路以选择切换输出的模拟电压，因此比现有传统的驱动电路工作得更快。此外，当使用DAC300时，电路200不需要多任务器，因此更比现有传统电路工作得更快。另一方面，使用相邻输出晶体管对之间共享的各双信道DAC可以实现一种组件配置，即可提供相等信号路径长度下，在高、低电压范围内交替地驱动各像素。因此LCD的工作速度不受现有传统电路中不等长信号路径长度限制所影响。
虽然所述的驱动电路是在设置为0-6V的电压范围值VSS1-VDD1以及设置为6-12V的电压范围VSS2-VDD2下工作，但本发明并不局限于此电压范围。本发明使用其它电压范围亦可达成相同的效果。例如，VSS1至VDD1可设置在-6至0V，VSS2至VDD2可设置在0至6V。又，VDD1与VSS2不需要相等。
虽然本发明描述说明了包括双信道DAC的驱动电路的实施例，但是本发明并不局限于此。双信道DAC300与DAC400的结构可以变化，以提供一具有两个以上信道的多信道DAC。此包括建构出具有多于二个输出端的多信道DAC。或者，各个双信道或多信道DAC可由多个单信道DAC构成。更者，驱动电路可以用于驱动异于LCD像素或一LCD像素数组的不同类型的负载。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种由一数字-模拟转换器数组输出驱动信号至一输出端数组的驱动电路，其特征在于其包括第一与第二输出端；一第一数字-模拟转换器(DAC)，用于输出一第一电压范围的模拟电压；一第二数字-模拟转换器(DAC)，用于输出一第二电压范围的模拟电压；一第三数字-模拟转换器(DAC)，用于输出一处于该第二电压范围的模拟电压；其中该第一与第二输出端，分别在一第一时间周期内接收来自该第一DAC的一第一模拟电压以及一来自该第二DAC的一第二模拟电压，及该第一与第二输出端，分别在一第二时间周期内接收来自该第三DAC的一第三模拟电压以及一来自该第一DAC的一第四模拟电压。
2.根据权利要求1所述的驱动电路，其特征在于其更包括一第一闸门电路，为耦合在该第一DAC与该第一输出端之间，该第一闸门电路通过一第一传导信道而连接到该第一DAC；及一第二闸门电路，为耦合在该第一DAC与该第二输出端之间，该第二闸门电路是通过一第二传导信道连接到该第一DAC。
3.根据权利要求2所述的驱动电路，其特征在于所述的第一传导信道与第二传导信道具有大致相同的路径长度。
4.根据权利要求2所述的驱动电路，其特征在于该第一DAC在该第一时间周期内，通过该第一闸门电路在该第一传导信道上输出该第一模拟电压；及该第一DAC在该第二时间周期内，通过该第二闸门电路在该第二传导信道上输出该第四模拟电压。
5.根据权利要求2所述的驱动电路，其特征在于所述的第一DAC在该第一时间周期内，在该第二传导信道上输出一止通模拟电压，并且在该第二时间周期内，在该第一传导信道上输出一止通模拟电压。
6.根据权利要求5所述的驱动电路，其特征在于所述的第一DAC在一时间周期内依据变换信号，在该第一传导信道上输出一通行模拟电压及在该第二传导信道处输出一止通电压，在另一时间周期内，在该第一传导信道上输出一止通模拟电压及在该第二传导信道上输出一通行电压。
7.根据权利要求2所述的驱动电路，其特征在于所述的第一闸门电路包括一第一MOS晶体管；所述的第二闸门电路包括一第二MOS晶体管。
8.根据权利要求7所述的驱动电路，其特征在于所述的第一MOS晶体管的闸极为耦合及接收一第一预定电压，当第一DAC输出一止通电压时，该第一MOS晶体管为截止。
9.根据权利要求7所述的驱动电路，其特征在于所述的第一与第二MOS晶体管皆为PMOS晶体管；所述的第一电压范围为高于该第二电压范围。
10.根据权利要求7所述的驱动电路，其特征在于所述的第一MOS晶体管与第二MOS晶体管皆为NMOS晶体管；所述的第一电压范围为低于该第二电压范围。
11.根据权利要求1所述的驱动电路，其特征在于所述的输出端适于连接及驱动一液晶显示像素数组。
12.根据权利要求1所述的驱动电路，其特征在于所述的输出端适于连接及驱动一液晶显示列(column)的数组。
13.根据权利要求1所述的驱动电路，其特征在于所述的第一时间周期与该第二时间周期为在驱动电路工作期间为呈交替变化。
14.根据权利要求1所述的驱动电路，其特征在于所述的第一时间周期与该第二时间周期，为根据施加至该DAC数组的变换信号而连续交替变化。
15.一种回应一变换信号而由一数字-模拟转换器数组输出信号至一输出端数组的驱动电路，其特征在于其包括一第一输出端；一第二输出端；一第一数字-模拟转换器(DAC)，用于输出一第一电压范围内的模拟电压；一第二数字-模拟转换器(DAC)，用于输出一第二电压范围的模拟电压；一第三数字-模拟转换器(DAC)，用于输出一处于该第二电压范围的模拟电压；一第一闸门电路，耦合在该第一DAC与该第一输出端之间；及一第二闸门电路，耦合在该第一DAC与该第二输出端之间；其中该第一闸门电路是经由一第一传导信道连接至该第一DAC，该第二闸门电路是经由一第二传导信道连接至该第一DAC；回应于处于第一状态下的变换信号，该第一DAC输出一第一模拟电压至该第一输出端，而该第二DAC输出一第二模拟电压至该第二输出端，及回应于处于第二状态下的变换信号，该第一DAC输出一第三模拟电压至该第一输出端，而该第一DAC输出一第四模拟电压至该第二输出端。
16.根据权利要求15所述的驱动电路，其特征在于所述的第一传导信道与第二传导信道对该第一闸门电路至该第一DAC之间的距离以及该第二闸门电路至该第二DAC之间的距离为约呈相同的路径长度。
17.根据权利要求15所述的驱动电路，其特征在于其中回应于一处于第一状态的变换信号，该第一DAC通过该第一闸门电路，在该第一传导信道上输出该第一模拟电压，及在该第二传导信道上输出一止通模拟电压；及回应于一处于第二状态的变换信号，该第一DAC通过该第二闸门电路，在该第二传导信道上输出该第四模拟电压，及在该第一传导信道上输出一止通模拟电压。
18.一种由一数字-模拟转换器(DAC)数组输出一交变高、低范围驱动信号数组至一输出端数组的方法，其特征在于该输出端数组包括至少第一与第二输出端，该方法包括界定连续交变的第一与第二时间周期；在该第一时间周期，自该DAC数组的一第一DAC输出一第一电压范围的一第一模拟电压至该第一输出端；在该第一时间周期，自该DAC数组的一第二DAC输出一第二电压范围的一第二模拟电压至该第二输出端；在该第二时间周期，自该DAC数组的一第三DAC输出一第二电压范围的一第三模拟电压至该第一输出端；及在该第二时间周期，自该第一DAC输出第一电压范围的一第四模拟电压至该第二输出端。
19.根据权利要求18所述的方法，其特征在于该方法更包括在该第二时间周期，自该第二DAC输出第二电压范围内的一第五模拟电压至一第三输出端。
20.根据权利要求18所述的方法，其特征在于该方法更包括在该第一时间周期内，由该第一DAC的一第一信道输出该第一模拟电压至该第一输出端，及由该第二DAC的一第一信道输出该第二模拟电压至该第二输出端；及在该第二时间周期内，由该第三DAC的一第二信道输出该第三模拟电压至该第一输出端，及由该第一DAC的一第二信道输出该第四模拟电压至该第二输出端。
21.根据权利要求18所述的方法，其特征在于该方法更包括在该DAC数组与该输出端数组之间设置一闸门电路数组；在该第一时间周期内，自该第一DAC输出一止通模拟电压至该第二输出端；及在该第二时间周期内，自该第一DAC输出一止通模拟电压至该第一输出端。
22.一种用于输出在高、低电压范围的交变型驱动信号的驱动电路，其特征在于其包括一第一数字-模拟转换器(DAC)，用于接收代表低电压范围的一第一数字输入值或代表一止通电压的一第一数字止通值；一第二数字-模拟转换器(DAC)，用于接收代表高电压范围的一第二数字输入值或代表一止通电压的一第二数字止通值；一输出端；一第一MOS晶体管，耦合在该第一DAC的一模拟输出端与该输出端之间，该第一MOS晶体管的闸极为耦合及接收一第一预定电压，当该第一DAC输出止通电压时，该第一MOS晶体管为截止；及一第二MOS晶体管，耦合在该第二DAC的一模拟输出端与该输出端之间，该第二MOS晶体管的闸极为耦合及接收一第二预定电压，当该第二DAC输出止通电压时，该第二MOS晶体管为截止；其中在一第一工作周期，该第一DAC接收该第一数字输入值且该第二DAC接收该数字止通电压，在一第二工作周期内，该第一DAC接收该数字止通电压且该第二DAC接收该第二数字值，因此驱动电路在第一工作周期与第二工作周期内，在输出端上分别输出一低电压范围的模拟电压与一高电压范围内的模拟电压。
23.根据权利要求22所述的驱动电路，其特征在于所述的低电压范围是从一高电压V1至一低电压V2，及该高电压范围是从一高电压V3至一低电压V4。
24.根据权利要求23所述的驱动电路，其特征在于其中第一MOS晶体管具有一第一临界电压VT1，当第一数字-模拟转换器输出具有V1-VT1的振幅或更高时，该第一MOS晶体管概为截止；及该第二MOS晶体管具有一第二临界电压VT2，当第二数字-模拟转换器输出具有V4+|VT2|的振幅或更低时，该第二MOS晶体管概为截止。
25.根据权利要求24所述的驱动电路，其特征在于当第一数字-模拟转换器输出约为V1-VT1时，该第一MOS晶体管概为截止；及当第二数字-模拟转换器输出约为V4+|VT2|时，该第二MOS晶体管概为截止。
26.根据权利要求22所述的驱动电路，其特征在于所述的第一MOS晶体管为一NMOS晶体管，且该第二MOS晶体管为一PMOS晶体管。
27.根据权利要求23所述的驱动电路，其特征在于所述的第一预定电压为V1，且该第二预定电压为V4。
28.根据权利要求22所述的驱动电路，其特征在于所述的第一预定电压概为等于该第二预定电压。
29.根据权利要求23所述的驱动电路，其特征在于所述的第一预定电压是在V1-VT1至V1+VT1的范围内，该第二预定电压是在V4-|VT2|至V4+|VT2|的范围内，其中VT1与VT2分别为该第一与第二MOS晶体管的临界电压。
30.根据权利要求23所述的驱动电路，其特征在于所述的第一预定电压是在V1±0.5V的范围内，该第二预定电压是在V4±0.5V的范围内。
31.根据权利要求23所述的驱动电路，其特征在于所述的第一预定电压是在V1±1.5V的范围内，该第二预定电压是在V4±1.5V的范围内。
32.一种交变地输出第一与第二驱动电压的驱动电路，其特征在于其包括一第一数字-模拟转换器(DAC)，供接收对应于一低电压范围的一第一数字值并且可回应于一变换信号以及具有一第一输出端，此第一DAC根据变换信号为一第一值或第二值，而分别在该第一输出端上输出一对应该第一数位值的第一模拟电压或一第一止通电压；一第二数字-模拟转换器(DAC)，用于接收对应于一高电压范围的一第二数字值并且可回应于一变换信号以及具有一第二输出端，此第二DAC根据该变换信号楦玫诙祷蚋玫谝恢担直鹪诟玫诙涑龆松鲜涑鲆欢杂Ω茫第二数位值的第二模拟电压或一第二止通电压；一输出电路，包括一输出端；一第一MOS晶体管，具有一第一输入端及一连接至输出端点的输出端，该第一MOS晶体管的闸极为耦合及接收一第一预定电压，当该第一止通电压施加于该第一输入端时，该第一MOS晶体管为截止；及一第二MOS晶体管，具有一第二输入端及连接至输出端点的输出端，该第二MOS晶体管的闸极为耦合及接收一第二预定电压，当该第二止通电压施加于该第二输入端时，该第二MOS晶体管为截止；及该第一输入端是连接到该第一DAC的第一输出端，该第二输入端是连接到该第二DAC的第二输出端；其中当该第一DAC接收该第一数字值以及该第二DAC接收该第二数字值时，该第一MOS晶体管随着该变换信号分别在第一值与第二值之间切换，而交替地导通该第一模拟电压，或回应于该第一止通电压而截止；且该第二MOS晶体管随着该变换信号分别在第二值与第一值之间切换，而交替地导通该第二模拟电压，或回应于该第二止通电压而截止，因此输出电路交替地在该输出端上提供第一模拟电压与第二模拟电压。
33.根据权利要求32所述的驱动电路，其特征在于所述的低电压范围是从一高电压V1至一低电压V2，该高电压范围是从一高电压V3至一低电压V4。
34.根据权利要求32所述的驱动电路，其特征在于其中第一MOS晶体管具有一第一临界电压VT1，当该第一数字-模拟转换器输出具有V1-VT1的振幅或更高时，该第一MOS晶体管概为截止；及第二MOS晶体管具有一第二临界电压VT2，当第二数字-模拟转换器输出具有V4+|VT2|的振幅或更低时，该第二MOS晶体管概为截止。
35.根据权利要求34所述的驱动电路，其特征在于当第一数字-模拟转换器输出具有近似等于V1-VT1的振幅时，该第一MOS晶体管概为截止；及当第二数字-模拟转换器输出具有近似等于V4+|VT2|的振幅时，该第二MOS晶体管概为截止。
36.根据权利要求32所述的驱动电路，其特征在于所述的第一MOS晶体管为一NMOS晶体管，且该第二MOS晶体管为一PMOS晶体管。
37.根据权利要求33所述的驱动电路，其特征在于所述的第一预定电压为V1，且该第二预定电压为V4。
38.根据权利要求32所述的驱动电路，其特征在于所述的第一预定电压概为等于该第二预定电压。
39.根据权利要求33所述的驱动电路，其特征在于所述的第一预定电压是在V1-VT1至V1+VT1的范围内，该第二预定电压是在V4-|VT2|至V4+|VT2|的范围内，其中VT1与VT2分别为该第一与第二MOS晶体管的临界电压。
40.根据权利要求33所述的驱动电路，其特征在于所述的第一预定电压是在V1±0.5V的范围内，该第二预定电压是在V4±0.5V的范围内。
41.根据权利要求33所述的驱动电路，其特征在于所述的第一预定电压是在V1±1.5V的范围内，该第二预定电压是在V4±1.5V的范围内。
42.一种用于输出在高、低电压范围的交变型驱动信号的方法，其特征在于其包括在一第一工作周期中，在一第一数字-模拟转换器(DAC)处接收一第一数字输入值并且回应地输出一低电压范围的模拟电压，在一第二工作周期中，在该第一DAC处接收一第一数字止通值并且回应地输出一第一模拟止通电压；在该第二工作周期中，在一第二数字-模拟转换器(DAC)处接收一第二数字输入值并且回应地输出一高电压范围内的模拟电压，在该第一工作周期中，在该第二DAC处接收一第二数字止通值并且回应地输出一第二模拟止通电压；施加一第一预定电压至一第一MOS晶体管的闸极，当该第一DAC输出该第一止通电压时，该第一MOS晶体管为截止，当该第一DAC输出该低电压范围的模拟电压时，该第一MOS晶体管导通而传递该低电压范围的该类比电压；施加一第二预定电压至该第二MOS晶体管的闸极，当该第二DAC输出该第二止通电压时，该第二MOS晶体管为截止，当该第二DAC输出该高电压范围的模拟电压时，该第二MOS晶体管导通而传递该高电压范围的该类比电压；在轮替的该第一工作周期与第二工作周期中，在该第一与第二MOS晶体管所连接的一输出端上，分别提供低电压范围与高电压范围的模拟电压。
43.一种用于交替地输出第一与第二驱动电压的方法，其特征在于其包括在第一与第二值之间交替方式输出一变换信号；在一第一数字-模拟转换器(DAC)处接收一对应于一低电压范围的一第一数字值；根据该变换信号为第一或第二值的状态，分别在该第一DAC的第一与第二输出端上或该第二与第一输出端上输出一对应于该第一数位值的第一模拟电压与一第一止通电压，在一第二数字-模拟转换器(DAC)处接收对应于一高电压范围的一第二数字值；根据该变换信号为第一或第二值的状态，分别在该第二DAC的第一与第二输出端上或该第二与第一输出端上输出一对应于该第二数位值的第二模拟电压与一第二止通电压；当该变换信号分别在第二与第一值之间切换时，通过一第一MOS晶体管交替地导通该第一模拟电压，及令该第一MOS晶体管回应于该第一止通电压而截止；当该变换信号分别在第一与第二值之间切换时，通过一第二MOS晶体管交替地导通该第二模拟电压，及令该第二MOS晶体管回应于该第二止通电压而截止；及交替地在一输出端上提供该第一与该第二模拟电压。
44.根据权利要求43所述的方法，其特征在于该方法更包括施加一第一预定电压至该第一MOS晶体管的闸极，当该第一DAC输出该第一止通电压时，该第一MOS晶体管为截止；及施加一第二预定电压至该第二MOS晶体管的闸极，当该第二DAC输出该第二止通电压时，该第二MOS晶体管为截止。
45.一种将一数字输入值转换为一模拟输出的数字-模拟转换器，其特征在于其包括一译码器，用于接收该数字输入值及提供译码位；第一与第二组逻辑闸，分别连接及接收一第一输入端上的译码位；一第一组输出晶体管，各晶体管具有由该第一组逻辑闸的其一输出所控制的导通状态；一第二组输出晶体管，各晶体管具有由该第二组逻辑闸的其一输出所控制的导通状态；一反相器，在其输入端连接及接收一外来的二进制信号，及在其输出端上提供反相的二进制信号；该第一组逻辑闸是连接及接收该反相器的输出；该第二组逻辑闸是在一第二输入端上连接及接收该二进制信号；一模拟电压节点数组；一第一输出端；一第二输出端；该第一组输出晶体管的各个晶体管是连接在该第一输出端与该模拟电压节点数组的各预定点之间；该第二组输出晶体管的各个晶体管是连接在该第二输出端与该模拟电压节点数组的各预定点之间；一第一分流晶体管，是连接在一用于接收一第一电源电源的第一节点与该第一输出端之间，并且具有一受反相器输出所控制的导通状态；及一第二分流晶体管，是连接在该第一节点与该第二输出端之间，并且具有一受二进制信号所控制的导通状态。
46.根据权利要求45所述的数字-模拟转换器，其特征在于其更包括复数个电阻，是串联连接在分别用于接收第一电源电压与第二电源电压的第一节点与第二节点之间，因此该复数个电阻形成一包括该模拟电压节点数组的分压器。
47.根据权利要求46所述的数字-模拟转换器，其特征在于所述的等逻辑闸为NOR闸。
48.一种将一数字输入值转换为一模拟输出的数字-模拟转换器，其特征在于其包括一译码器，用于接收该数字输入值并且提供译码位；一组输出晶体管，各晶体管具有受译码位中不同位所控制的一导通状态；一模拟电压节点数组；一选择电路，具有第一与第二输入端以及第一与第二输出端，该选择电路是连接及接收一数字控制信号，该选择器电路根据数字信号是一第一或第二值而分别在该第一与第二输出端上提供该第一与第二输入端或该第二与第一输入端上的电压；该组输出晶体管的各晶体管是连接在该第一输入端与该模拟电压节点数组之间；及该第二输入端是耦合到对应于一止通电压的另一节点。
49.根据权利要求48所述的数字-模拟转换器，其特征在于其更包括复数个电阻，是串联连接在分别用于接收第一与第二电源电压的第一与第二节点之间，因此该复数个电阻形成一包括该模拟电压节点数组的分压器。
全文摘要
一种驱动LCD数组中的像素的驱动电路,包括双信道数字－模拟转换器(DAC)。各双信道DAC在信道A与信道B输出端上分别输出模拟形式数字信号与一止通电压,及随着一变换信号而相互切换。DAC输出端是施加到成对的输出晶体管,以在各显示周期使各晶体管对中的一个晶体管呈导通,另一晶体管呈截止。藉由设定交变的DAC分别接收高、低电压范围的驱动电压,各像素可交替地由高、低电压范围内的电压驱动,及在一显示周期内,施加到各像素的驱动电压范围与在显示周期内施加至相邻像素的电压范围为相反。
文档编号G02F1/133GK1300046SQ00123868
公开日2001年6月20日 申请日期2000年8月23日 优先权日1999年12月10日
发明者林锡聪, 黄云朋 申请人:华邦电子股份有限公司