栅极驱动电路及其驱动方法、显示装置的制造方法
【专利摘要】本发明提供一种栅极驱动电路及其驱动方法、显示装置，属于显示技术领域。本发明的栅极驱动电路，包括多个移位寄存器单元，每个所述移位寄存器单元用于为与其对应的栅线提供栅极扫描信号；所述栅极驱动电路还包括至少一条开关控制线；所述开关控制线连接其中一个移位寄存器单元的复位信号端，以及与该移位寄存器单元的下一级移位寄存器单元的信号输入端；所述开关控制线，用于在对复位信号端与其连接的移位寄存器单元所对应的栅线扫描完成后，为显示面板的触控电极输入触控信号时，通过开关控制信号维持信号输入端与该开关控制线连接的移位寄存器单元的上拉节点电位。
【专利说明】
栅极驱动电路及其驱动方法、显示装置
技术领域
[0001]本发明属于显示技术领域，具体涉及一种栅极驱动电路及其驱动方法、显示装置。
【背景技术】
[0002]TFT_LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示装置)实现一帧画面显示的基本原理是通过栅极(gate)驱动从上到下依次对每一行像素输入一定宽度的方波进行选通，再通过源极(source)驱动每一行像素所需的信号依次从上往下输出。现有显示器件的制造采用G0A(Gate Drive On Array)电路的设计，其不仅节约了成本，而且可以做到面板两边对称的美观设计，同时也可省去栅极驱动电路的Bonding区域以及外围布线空间，从而实现了显示装置窄边框的设计，提高了显示装置的产能和良率。
[0003]随着触摸屏(TouchPanel)日渐走入人们的生活，以往的输入设备逐渐被淘汰出人们的视野。许多类型的输入设备目前可以应用于在计算机系统中执行操作，诸如鼠标，按钮，触摸面板，操纵杆，触摸屏等。而由于触摸屏的易用性、操作的多功能性以及不断下降的价格、稳步提高的良率，它们正变的越来越普及。触摸屏可分为外挂式与内嵌式，外挂式可以将具有touch功能的面板定位在显示器前方，触摸表面覆盖显示区域的可视区域，实现触控。内嵌式，将touch功能集成在Panel上，外面贴上或者不贴保护玻璃(Cover Glass)，用户通过手指触碰屏幕，即可实现操作。
[0004]发明人发现现有技术中至少存在如下问题:现有的触摸屏采用GOA电路对栅线进行驱动时，触控扫描阶段工作的时间分为两种，一种为两相邻帧画面的显示阶段之间；另一种为每一帧画面的显示阶段之中。无论哪一种模式，若直接在栅极驱动电路中插入触控扫描信号，都会出现由于触控扫描信号结束后的首行栅极输出的上拉节点的电位无法保持，导致首行栅极输出电位异常。
【发明内容】
[0005]本发明所要解决的技术问题包括，针对现有的栅极驱动电路存在的上述问题，提供一种防止由于触控扫描信号结束后的首行栅极输出的上拉节点的电位无法保持，导致首行栅极输出电位异常的栅极驱动电路及其驱动方法、显示装置。
[0006]解决本发明技术问题所采用的技术方案是一种栅极驱动电路，包括多个移位寄存器单元，每个所述移位寄存器单元用于为与其对应的栅线提供栅极扫描信号;所述栅极驱动电路还包括至少一条开关控制线;所述开关控制线连接其中一个移位寄存器单元的复位信号端，以及与该移位寄存器单元的下一级移位寄存器单元的信号输入端;所述开关控制线，用于在对复位信号端与其连接的移位寄存器单元所对应的栅线扫描完成后，为显示面板的触控电极输入触控信号时，通过开关控制信号维持信号输入端与该开关控制线连接的移位寄存器单元的上拉节点电位。
[0007]优选的是，每个所述移位寄存器单元包括:输入模块、上拉模块、复位模块、下拉控制模块、下拉模块，以及降噪模块;其中，
[0008]所述输入模块，连接信号输入端、驱动电源端以及上拉节点，用于根据所述信号输入端输入的信号控制所述上拉节点的电位；
[0009]所述上拉模块，连接所述上拉节点、时钟信号输入端以及信号输出端，用于根据上拉节点的电位和时钟信号输入端所输入的时钟信号控制信号输出端的输出；
[0010]所述复位模块，连接所述上拉节点、低电源端以及复位信号端，用于在所述复位信号端所输入的复位信号的控制下将所述上拉节点的电位下拉复位；
[0011]所述下拉控制模块，连接下拉节点和高电平信号端，用于根据所述高电平信号端所输入的高电平信号控制所述下拉节点的电位；
[0012]所述下拉模块，连接所述下拉节点、所述上拉节点以及低电平信号端，用于所述在上拉节点的电位的控制下，通过所述低电平信号端所输入的低电平信号将所述下拉节点的电位进行下拉；
[0013]所述降噪模块，连接所述上拉节点、所述下拉节点、所述低电平信号端以及所述信号输出端，用于在所述下拉节点的电位的控制下，通过所述低电平信号端所输入的低电平信号降低所述上拉节点和信号输出端的输出噪声。
[0014]进一步优选的是，所述输入模块包括:第一晶体管;其中，
[0015]所述第一晶体管的第一极连接驱动电源端，第二极连接上拉节点，控制极连接信号输入端。
[0016]进一步优选的是，所述复位模块包括:第二晶体管;其中，
[0017]所述第二晶体管的第一极连接所述上拉节点，第二极连接低电源端，控制极连接复位信号端。
[0018]进一步优选的是，所述上拉模块包括第三晶体管和存储电容;其中，
[0019]所述第三晶体管的第一极连接时钟信号输入端，第二极连接信号输出端和所述存储电容的第二端，控制极连接所述上拉节点和所述存储电容的第一端。
[0020]进一步优选的是，所述下拉控制模块包括第五晶体管和第九晶体管;其中，
[0021]所述第五晶体管的第一极连接所述第九晶体管的第一极和控制极，以及所述高电平信号端，第二极连接所述下拉节点，控制极连接所述第九晶体管的第二极;所述第九晶体管的控制连接高电平信号端。
[0022]进一步优选的是，所述下拉模块包括第六晶体管和第八晶体管;其中，
[0023]所述第六晶体管的第一极连接所述下拉节点，第二极连接所述低电平信号端，控制极连接所述第八晶体管的控制极和所述上拉节点；
[0024]所述第八晶体管的第一极连接所述下拉控制模块，第二极连接所述低电平信号端。
[0025]进一步优选的是，所述降噪模块包括:第十晶体管和第十一晶体管;其中，
[0026]所述第十晶体管的第一极连接所述上拉节点，第二极连接所述低电平信号端，控制极连接所述下拉节点；
[0027]所述第十一晶体管的第一极连接所述信号输出端，第二极连接所述低电平信号端，控制极连接所述下拉节点。
[0028]解决本发明技术问题所采用的技术方案是一种上述的栅极驱动电路的驱动方法，包括:
[0029]显示阶段:依次通过移位寄存器单元给与其连接的栅线提供栅极扫描信号，直至触控信号的到来；
[0030]触控阶段:给显示面板的触控电极通入触控信号，给开关控制线输入开关控制信号，通过开关控制信号维持触控信号结束后进行显示的第一个移位寄存器单元的上拉节点电位。
[0031]解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的栅极驱动电路。
[0032]本发明具有如下有益效果:
[0033]本发明通过调整触控信号插入前后两个移位寄存器单元的连接关系并增加一个或若干个开关控制信号，改善现有技术中存在的触控信号工作过程中栅极驱动电路由于上拉点电位无法保持导致触控信号工作完成后，栅极驱动电路输出异常的问题。
【附图说明】
[0034]图1为本发明实施例1的栅极驱动电路的示意图；
[0035]图2为本发明的实施例1的栅极驱动电路中移位寄存器单元的示意图；
[0036]图3为图1的栅极驱动电路的工作时序图；
[0037]图4为本发明实施例1的栅极驱动电路的示意图；
[0038]图5为图4的栅极驱动电路的工作时序图。
【具体实施方式】
[0039]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0040]本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以N型晶体管进行说明的，当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极，栅极输入高电平时，源漏极导通，P型相反。可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
[0041 ] 其中，图1和4的每一移位寄存器单元中In、Out、Clk、Reset分别与图2中的的INPUT、OUTPUT、CLK、RESET 相对应。
[0042]实施例1:
[0043]结合图1和图4所示，本实施例提供一种栅极驱动电路，包括多个移位寄存器单元，每个移位寄存器单元用于为与其对应的栅线提供栅极扫描信号;特别的是，本实施例的栅极驱动电路还包括至少一条开关控制线SW，开关控制线SW连接其中一个移位寄存器单元的复位信号端RESET，以及与该移位寄存器单元的下一级移位寄存器单元的信号输入端INPUT;所述开关控制线，用于在对复位信号端RESET与其连接的移位寄存器单元所对应的栅线扫描完成后，为显示面板的触控电极输入触控信号时，通过开关控制信号维持信号输入端INPUT与该开关控制线连接的移位寄存器单元的上拉节点电位。
[0044]在本实施例的栅极驱动电路中，增加了开关控制线SW，该开关控制线SW，能够在完成一帧画面的触控扫描时，引入开关控制信号，对维持触控扫描完成后继续进行显示扫描的栅线所对应的移位寄存器单元的上拉节点电位，从而保证信号输出端OUTPUT的有效输出。具体结合下述例子进行说明。
[0045]具体的，每一个移位寄存器单元包括:输入模块1、上拉模块2、复位模块3、下拉控制模块4、下拉模块5，以及降噪模块6;其中，所述输入模块1，连接信号输入端INPUT、驱动电源端VDD以及上拉节点，用于根据所述信号输入端INPUT输入的信号控制所述上拉节点的电位;上拉节点为输入模块I与上拉模块2和复位模块3的连接节点;所述上拉模块2，连接所述上拉节点、时钟信号输入端CLK以及信号输出端OUTPUT，用于根据上拉节点的电位和时钟信号输入端CLKT所输入的时钟信号控制信号输出端OUTPUT的输出；所述复位模块3，连接所述上拉节点、低电源端VSS以及复位信号端RESET，用于在所述复位信号端RESET所输入的复位信号的控制下将所述上拉节点的电位下拉复位;所述下拉控制模块4，连接下拉节点和高电平信号端VGH，用于根据所述高电平信号端VGH所输入的高电平信号控制所述下拉节点的电位;所述下拉模块5，连接所述下拉节点、所述上拉节点以及低电平信号端VGL，用于所述在上拉节点的电位的控制下，通过所述低电平信号端VGL所输入的低电平信号将所述下拉节点的电位进行下拉;下拉节点为下拉控制模块4与下拉模块5模块之间的连接节点；所述降噪模块6，连接所述上拉节点、所述下拉节点、所述低电平信号端VGL以及所述信号输出端OUTPUT，用于在所述下拉节点的电位的控制下，通过所述低电平信号端VGL所输入的低电平信号降低所述上拉节点和信号输出端OUTPUT的输出噪声。
[0046]如图2所示，作为本实施例中的移位寄存器单元的一种具体结构。其中，输入模块I包括:第一晶体管Ml;复位模块3包括:第二晶体管M2;上拉模块2包括第三晶体管M3和存储电容；下拉控制模块4包括第五晶体管M5和第九晶体管M9;下拉模块5包括第六晶体管M6和第八晶体管M8；降噪模块6包括:第十晶体管MlO和第^^一晶体管MlI;其中，所述第一晶体管Ml的第一极连接驱动电源端VDD，第二极连接上拉节点，控制极连接信号输入端INPUT。所述第二晶体管M2的第一极连接所述上拉节点，第二极连接低电源端VSS，控制极连接复位信号端RESET ο所述第三晶体管M3的第一极连接时钟信号输入端CLK，第二极连接信号输出端OUTPUT和所述存储电容Cl的第二端，控制极连接所述上拉节点和所述存储电容Cl的第一端。所述第五晶体管M5的第一极连接所述第九晶体管M9的第一极和控制极，以及所述高电平信号端VGH，第二极连接所述下拉节点，控制极连接所述第九晶体管M9的第二极;所述第九晶体管M9的控制连接高电平信号端VGH。所述第六晶体管M6的第一极连接所述下拉节点，第二极连接所述低电平信号端VGL，控制极连接所述第八晶体管M8的控制极和所述上拉节点；所述第八晶体管M8的第一极连接所述下拉控制模块4，第二极连接所述低电平信号端VGL。所述第十晶体管MlO的第一极连接所述上拉节点，第二极连接所述低电平信号端VGL，控制极连接所述下拉节点；所述第十一晶体管Mll的第一极连接所述信号输出端OUTPUT，第二极连接所述低电平信号端VGL，控制极连接所述下拉节点。
[0047]如图1和3所示，以在一帧画面显示中，对第a行栅线扫描完成后，对显示面板中的触控电极输入触控信号为例进行说明。
[0048]Tl阶段(也即是显示阶段):帧开启电压信号端STV输入帧开启电压信号(高电平脉冲信号)，触发第一行移位寄存器单元工作，为与其对应的栅线输入高点平信号，直至第a行移位寄存器单元输出高电平为止。
[0049]其中，为了更清楚的知晓本实施例中移位寄存器单元在显示阶段是如何工作，以对其中一个移位寄存器单元的工作原理进行具体阐述。
[0050]在第一时刻(初始化阶段)，信号输入端INHJT(或帧选通信号STV)输入高电平信号，此时，第一晶体管Ml被打开，上拉节点PU被充电。
[0051 ]在第二时刻，时钟信号输入端CLK输入高电平信号，由于上拉节点PU在第一时刻时被充电，故处于高电平，此时第三晶体管M3被打开，信号输出端OUTPUT输出高电平信号，同时由于存储电容Cl的自举作用，上拉节点的电位被进一步的拉高，第六晶体管M6和第八晶体管M8被打开，下拉节点H)被下拉为低电平，以降低信号输出端OUTPUT的输出噪声。
[0052]在第三时刻，时钟信号输入端CLK所输入的信号从高电平变为低电平，复位信号端RESET所输入的信号为高电平信号，由于第九晶体管M9的控制极连接高电平信号端VGH，故第九晶体管M9被打开，下拉控制节点PD-CN为高电平，故第五晶体管M5M5被打开，从而使得下拉节点H)被上拉为高电平;此时，第二晶体管M2和第十晶体管M10、第^^一晶体管Mll均被打开，故上拉节点PU的电位被拉低为低电平，信号输出端OUTPUT所输出的电位也被拉为低电平，也就是对上拉节点PU和信号输出端OUTPUT进行复位。
[0053]在第四时刻，时钟信号输入端CLK输入高电平信号，此时下拉节点ro的电位维持上一阶段的电位保持高电平，故上拉节点PU的电位此时仍为低电平，同时，第十晶体管MlO和第i^一晶体管Ml，以对上拉节点HJ和信号输出端OUTPUT输出的信号进行降噪，防止误输出。
[0054]至此一个移位寄存器单元的工作完成。
[0055]T2阶段(也即触控扫描阶段):第a行移位寄存器单元完成高电平输出动作后，控制触控信号工作的开关控制线SW上所输入的信号由低电平转为高电平，显示面板的触控电极开始发射及接收信号(即touch信号)，完成一帧画面的触控扫描。
[0056]在此期间，第a行移位寄存器单元的的复位信号端RESET的信号由开关控制线SW上所输入的信号提供，同时第a+Ι行移位寄存器单元的信号输入端INPUT所输入的信号也由开关控制线SW上所输入的信号提供，故第a+Ι行移位寄存器单元，由于其中的第一晶体管Ml导通而对电容Cl充电并维持高电平。在触控扫描结束前，即时钟信号输入端CLK的信号到来之前，上拉点PU电位均为高电平。在触控扫描工作期间除触控信号和控制触控信号工作的开关控制线SW上所输入的信号外，其它信号均维持低电平。
[0057]T3阶段:在触控扫描阶段结束，开关控制线SW上所输入的信号由高电平转为低电平，此时第a+Ι行移位寄存器单元中的存储电容Cl具有电位保持作用，故上拉节点PU仍为高电平，随着时钟信号输入端CLK(CLK1/CLK2)的高低电平相继到来，第(a+Ι)行移位寄存器单元及以下各移位寄存器单元相应开始工作并输出高电平，直到最后一行高电平输出完成，其中2彡a彡(n-2)。
[0058]T4阶段:触控扫描阶段结束，STVl信号提供一个高电平脉冲，再次触发栅极驱动电路，重复Tl阶段工作。
[0059]结合图4和5所示，当然，在一帧画面显示中，不仅对第a行栅线扫描完成后，对显示面板中的触控电极输入触控信号，还在对第b行移位寄存器单元扫描完成后，对显示面板中的触控电极输入触控信号。此时，栅极驱动电路相应又增加一条开关控制线SW2，由开关控制线SW2为第b行移位寄存器单元的复位信号端RESET及第b+1行移位寄存器单元的信号输入端INPUT提供高电平脉冲，与上述工作原理类似，此时可以在触控阶段维持第b+Ι行移位寄存器单元的上拉节点电位。而且在第b+Ι行移位寄存器单元前再插入一帧触控扫描信号就可实现一帧图像内三次触控报点。
[0060]另外，也可以在第a行移位寄存器单元高电平输出及复位完成后插入1/2帧或一部分触控扫描信号，再在第b行移位寄存器单元高电平输出及复位完成后插入余下的1/2帧或剩余部分的触控扫描信号。
[0061 ]在本实施例中，可以根据显示面板分辨率的大小及触控性能需求选择如上触控扫描信号插入方法中合适的实施方式。可以通过调整触控信号插入前后两行移位寄存器单元的连接关系并增加一个或若干个开关控制信号，改善现有技术中存在的触控信号工作过程中栅极驱动电路由于上拉点电位无法保持导致触控信号工作完成后，栅极驱动电路输出异常的问题。
[0062]实施例2:
[0063]本实施例提供一种显示装置，其包括实施例1所述的栅极驱动电路，故其性能更好。
[0064]该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0065]当然，本实施例的显示装置中还可以包括其他常规结构，如电源单元、显示驱动单元等。
[0066]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种栅极驱动电路，包括多个移位寄存器单元，每个所述移位寄存器单元用于为与其对应的栅线提供栅极扫描信号，其特征在于，所述栅极驱动电路还包括至少一条开关控制线; 所述开关控制线连接其中一个移位寄存器单元的复位信号端，以及与该移位寄存器单元的下一级移位寄存器单元的信号输入端； 所述开关控制线，用于在对复位信号端与其连接的移位寄存器单元所对应的栅线扫描完成后，为显示面板的触控电极输入触控信号时，通过开关控制信号维持信号输入端与该开关控制线连接的移位寄存器单元的上拉节点电位。2.根据权利要求1所述的栅极驱动电路，其特征在于，每个所述移位寄存器单元包括:输入模块、上拉模块、复位模块、下拉控制模块、下拉模块，以及降噪模块;其中， 所述输入模块，连接信号输入端、驱动电源端以及上拉节点，用于根据所述信号输入端输入的信号控制所述上拉节点的电位； 所述上拉模块，连接所述上拉节点、时钟信号输入端以及信号输出端，用于根据上拉节点的电位和时钟信号输入端所输入的时钟信号控制信号输出端的输出； 所述复位模块，连接所述上拉节点、低电源端以及复位信号端，用于在所述复位信号端所输入的复位信号的控制下将所述上拉节点的电位下拉复位； 所述下拉控制模块，连接下拉节点和高电平信号端，用于根据所述高电平信号端所输入的高电平信号控制所述下拉节点的电位； 所述下拉模块，连接所述下拉节点、所述上拉节点以及低电平信号端，用于所述在上拉节点的电位的控制下，通过所述低电平信号端所输入的低电平信号将所述下拉节点的电位进行下拉； 所述降噪模块，连接所述上拉节点、所述下拉节点、所述低电平信号端以及所述信号输出端，用于在所述下拉节点的电位的控制下，通过所述低电平信号端所输入的低电平信号降低所述上拉节点和信号输出端的输出噪声。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述输入模块包括:第一晶体管；其中， 所述第一晶体管的第一极连接驱动电源端，第二极连接上拉节点，控制极连接信号输入端。4.根据权利要求2所述的栅极驱动电路，其特征在于，所述复位模块包括:第二晶体管；其中， 所述第二晶体管的第一极连接所述上拉节点，第二极连接低电源端，控制极连接复位信号端。5.根据权利要求2所述的栅极驱动电路，其特征在于，所述上拉模块包括第三晶体管和存储电容;其中， 所述第三晶体管的第一极连接时钟信号输入端，第二极连接信号输出端和所述存储电容的第二端，控制极连接所述上拉节点和所述存储电容的第一端。6.根据权利要求2所述的栅极驱动电路，其特征在于，所述下拉控制模块包括第五晶体管和第九晶体管;其中， 所述第五晶体管的第一极连接所述第九晶体管的第一极和控制极，以及所述高电平信号端，第二极连接所述下拉节点，控制极连接所述第九晶体管的第二极;所述第九晶体管的控制连接高电平信号端。7.根据权利要求2所述的栅极驱动电路，其特征在于，所述下拉模块包括第六晶体管和第八晶体管;其中， 所述第六晶体管的第一极连接所述下拉节点，第二极连接所述低电平信号端，控制极连接所述第八晶体管的控制极和所述上拉节点； 所述第八晶体管的第一极连接所述下拉控制模块，第二极连接所述低电平信号端。8.根据权利要求2所述的栅极驱动电路，其特征在于，所述降噪模块包括:第十晶体管和第十一晶体管;其中， 所述第十晶体管的第一极连接所述上拉节点，第二极连接所述低电平信号端，控制极连接所述下拉节点； 所述第十一晶体管的第一极连接所述信号输出端，第二极连接所述低电平信号端，控制极连接所述下拉节点。9.一种栅极驱动电路的驱动方法，其特征在于，所述栅极驱动电路为权利要求1-8中任一项所述的栅极驱动电路;所述驱动方法包括: 显示阶段:依次通过移位寄存器单元给与其连接的栅线提供栅极扫描信号，直至触控信号的到来； 触控阶段:给显示面板的触控电极通入触控信号，给开关控制线输入开关控制信号，通过开关控制信号维持触控信号结束后进行显示的第一个移位寄存器单元的上拉节点电位。10.—种显示装置，其特征在于，包括权利要求1-8中任一项所述的栅极驱动电路。
【文档编号】G11C19/28GK106023945SQ201610629234
【公开日】2016年10月12日
【申请日】2016年8月3日
【发明人】张晓洁, 邵贤杰, 李小和, 牟鹏程
【申请人】京东方科技集团股份有限公司, 合肥京东方光电科技有限公司