扫描电路与移位缓存器的制造方法
【专利摘要】扫描电路与移位缓存器，包括多个移位缓存器。此些移位缓存器中的至少一者包括输入电路、输出电路、去能电路、第一重置电路以及第二重置电路。输入电路用以提供输入电压至第一节点。输出电路用以根据第一频率信号以及第一节点的电位提供输出电压至输出端。去能电路用以根据第二频率信号提供供应电压至输出端。第一重置电路用以根据第二节点的重置电压供应电压至第一节点。第二重置电路用以提供重置电压至第二节点。
【专利说明】扫描电路与移位缓存器
【技术领域】
[0001]本发明是有关于一种电子电路。特别是一种扫描电路与移位缓存器。
【背景技术】
[0002]随着电子科技的快速进展，显示面板已被广泛地应用在人们的生活当中，诸如行动电话或计算机等。
[0003]一般而言，显示面板可包括扫描电路、数据电路与多个以矩阵排列的像素。扫描电路可包括多级彼此电性串联连接的移位缓存器。扫描电路可通过其移位缓存器依序产生多个扫描信号，并提供此些扫描信号给像素数组中的扫描线，逐列开启像素。数据电路可同时产生多个数据信号，并提供此些数据信号给开启的像素，以令开启的像素更新其显示状态(例如灰阶)。如此一来，影像即可在显示面板上更新及显示。
[0004]典型的扫描电路可提供其中的最后一级移位缓存器一笔重置信号，以令最后一级移位缓存器进行重置。然而，此一重置信号的传输路径通常较短，故容易产生静电释放现象，而造成显示面板的损害。
[0005]是以，如何解决此一问题为本领域的重要研究方向。
【发明内容】
[0006]本发明的一实施例为提供一种扫描电路。根据本发明一实施例，扫描电路包括多个移位缓存器。移位缓存器彼此电性串联连接。移位缓存器中的至少一者包括输入电路、输出电路、去能电路、第一重置电路以及第二重置电路。输入电路用以接收输入端的输入电压，并提供输入电压至第一节点。输出电路用以接收第一频率信号，并用以根据第一频率信号以及第一节点的电位，提供输出电压至输出端。去能电路用以根据第二频率信号，提供供应电压至输出端。第一重置电路用以根据第二节点的重置电压，提供供应电压至第一节点。第二重置电路用以根据输出端的输出电压、第二频率信号以及第一节点的电位，选择性地提供重置电压及供应电压至第二节点。
[0007]上述的扫描电路，其中该第一重置电路依据该第二频率信号间歇性地提供该供应电压至该第一节点。
[0008]上述的扫描电路，其中该第一重置电路及该去能电路交替地提供该供应电压至该
第一节点。
[0009]上述的扫描电路，其中该第二重置电路包括:一第一晶体管，用以提供该输出电压至一第三节点；以及一第二晶体管，用以根据该第三节点的电位以及该第二频率信号，提供该重置电压至该第二节点。
[0010]上述的扫描电路，，其中该第二重置电路更用以根据该第二频率信号，将该第三节点的电位耦合至一操作电位，以使该第二晶体管根据该操作电位导通。
[0011]上述的扫描电路，其中该第二重置电路更包括:一第三晶体管，用以根据该第一节点的电位，提供该供应电压至该第二节点。[0012]上述的扫描电路，其中该第二重置电路更包括:一第四晶体管，用以根据一第四节点的电位，提供该供应电压至该第三节点。
[0013]上述的扫描电路，其中该去能电路包括:一第五晶体管，用以根据该第一节点的电位，提供该供应电压至该第四节点；一第六晶体管，用以根据该第四节点的电位，提供该供应电压至该第一节点；一第七晶体管，用以根据该第四节点的电位，提供该供应电压至该输出端；一第八晶体管，用以根据该第二频率信号，提供该供应电压至该输出端；以及一电容，用以传递该第二频率信号至该第四节点。
[0014]本发明的一实施例为提供一种移位缓存器。根据本发明一实施例，移位缓存器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管以及电容。第一晶体管包括第一端、第二端以及控制端。第一晶体管的第一端以及第一晶体管的控制端电性连接输入端，且第一晶体管的第二端电性连接第一节点。第二晶体管包括第一端、第二端以及控制端，其中第二晶体管的第一端用以接收第一频率信号，第二晶体管的第二端电性连接输出端，且第二晶体管的控制端电性连接第一节点。第三晶体管包括第一端、第二端以及控制端，其中第三晶体管的第一端电性连接第一节点，第三晶体管的第二端用以接收供应电压，且第三晶体管的控制端电性连接第二节点。第四晶体管包括第一端、第二端以及控制端，其中第四晶体管的第一端以及第四晶体管的控制端电性连接输出端，且第四晶体管的第二端电性连接第三节点。第五晶体管包括第一端、第二端以及控制端，其中第五晶体管的第一端用以接收第二频率信号，第五晶体管的第二端电性连接第二节点，且第五晶体管的控制端电性连接第三节点。第六晶体管包括第一端、第二端以及控制端，其中第六晶体管的第一端电性连接第三节点，第六晶体管的第二端用以接收供应电压，且第六晶体管的控制端电性连接第四节点。第七晶体管包括第一端、第二端以及控制端，其中第七晶体管的第一端电性连接第二节点，第七晶体管的第二端用以接收供应电压，且第七晶体管的控制端电性连接第一节点。第八晶体管，包括第一端、第二端以及控制端，其中第八晶体管的第一端电性连接第四节点，第八晶体管的第二端用以接收供应电压，且第八晶体管的控制端电性连接第一节点。第九晶体管，包括第一端、第二端以及控制端，其中第九晶体管的第一端电性连接第一节点，第九晶体管的第二端用以接收供应电压，且第九晶体管的控制端电性连接第四节点。第十晶体管，包括第一端、第二端以及控制端，其中第十晶体管的第一端电性连接输出端，第十晶体管的第二端用以接收供应电压，且第十晶体管的控制端电性连接第四节点。第十一晶体管，包括第一端、第二端以及控制端，其中第十一晶体管的第一端电性连接输出端，第十一晶体管的第二端用以接收供应电压，且第十一晶体管的控制端用以接收第二频率信号。电容包括第一端以及第二端。电容的第一端用以接收第二频率信号，且电容的第二端电性连接第四节点。
[0015]通过应用上述一实施例，可实现一种具有自动重置功能的移位缓存器。通过应用此一移位缓存器，扫描电路中最后一级移位缓存器即可在没有接收外来重置信号的情况下自动重置。如此一来，扫描电路即无需提供额外的重置信号至其中的最后一级移位缓存器，而可避免造成静电释放现象。
【专利附图】
【附图说明】[0016]为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:
[0017]图1为根据本发明一实施例所绘示的显示面板的示意图；
[0018]图2为根据本发明一实施例所绘示的扫描电路的示意图；
[0019]图3A为根据本发明一实施例所绘示的移位缓存器的示意图；
[0020]图3B为根据本发明一实施例所绘示的移位缓存器的示意图；
[0021]图4为根据本发明一实施例所绘示的移位缓存器的示意图；
[0022]图5为根据本发明一实施例所绘示的移位缓存器的信号图；以及
[0023]图6为根据本发明另一实施例所绘示的扫描电路的示意图。
[0024]其中，附图标记:
[0025]100:显示面板A:节点
[0026]102:数据电路B:节点
[0027]104:像素数组BT:节点
[0028]106:像素RST:节点
[0029]110:扫描电路G⑴-G(N):扫描信号
[0030]IlOa:扫描电路D(I)-D(M):数据信号
[0031]SRl-SRN:移位缓存器IN:输入端
[0032]SRla-SRNa:移位缓存器 OUT:输出端
[0033]112:输入电路CK:频率信号
[0034]114:输出电路XCK:频率信号
[0035]116:去能电路CKl:频率信号
[0036]118:第一重置电路CK2:频率信号
[0037]120:第二重置电路VSS:供应电压
[0038]Tl-Tll:晶体管D1-D6:期间
[0039]Cl:电容STP:信号
[0040]Cgs:电容
【具体实施方式】
[0041]以下将以附图及详细叙述清楚说明本揭示内容的精神，任何本领域技术人员在了解本揭示内容的较佳实施例后，当可由本揭示内容所教示的技术，加以改变及修饰，其并不脱离本揭示内容的精神与范围。
[0042]关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅为了区别以相同技术用语描述的组件或操作。
[0043]关于本文中所使用的“电性连接”，可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“电性连接”还可指二或多个组件组件相互操作或动作。
[0044] 关于本文中所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本揭露的描述上额外的引导。[0045]图1为根据本发明实施例所绘示的显示面板100的示意图。显示面板100可包括扫描电路110、数据电路102，以及像素数组104。像素数组104可包括多个以矩阵排列的像素106。扫描电路110可依序产生并提供多个扫描信号G(I)、…、G(N)给像素数组104中的像素106，以依序逐列开启像素106，其中N为自然数。数据电路102可同时产生多个数据信号D(l)、…、D(M)，并提供此些数据信号D (I)、…、D(M)给开启的像素106，以令开启的像素106更新其显示状态(例如色彩与灰阶)，其中M为自然数。如此一来，影像即可在显示面板100上更新及显示。
[0046]图2为根据本发明实施例所绘示的扫描电路110的示意图。在本实施例中，扫描电路110可包括多级彼此电性串联连接的移位缓存器SR1、…、SRN，例如移位缓存器SRl电性连接移位缓存器SR2，移位缓存器SR2电性连接移位缓存器SR3，并以此类推。移位缓存器SR1、…、SRN分别用以根据起始信号以及频率信号CK、XCK，产生输出电压(例如具有高电压电位的扫描信号)作为扫描信号G(l)、…、G(N)。举例而言，在本实施例中，移位缓存器SRl可接收信号STP作为起始信号，并根据信号STP以及频率信号CK、XCK产生扫描信号G(I)。移位缓存器SRn可接收前一级移位缓存器(即移位缓存器SR(n-l))输出的扫描信号G(n-l)做为起始信号，并根据扫描信号G (n-1)以及频率信号CK、XCK产生扫描信号G (η)。
[0047]此外，在本实施例中，移位缓存器SR1、…、SR(N-1)分别接收下一级移位缓存器输出的扫描信号做为重置信号，并根据重置信号进行重置。举例而言，移位缓存器SRl接收扫描信号G(2)作为重置信号，并据以进行重置，移位缓存器SR(N-1)接收移位缓存器SRN产生的扫描信号G(N)作为重置信号，并据以进行重置。
[0048]在本实施例中，移位缓存器SRN为最后一级移位缓存器，故其自动进行重置，而无需接收下一级移位缓存器输出的扫描信号。关于移位缓存器SR1、…、SRN的具体细节将在以下段落详述。
[0049]在本实施例中，扫描电路110例如可提供频率信号CKl至奇数级移位缓存器SRl、SR3、…，以作为奇数级移位缓存器SRl、SR3、…的频率信号CK，并且提供频率信号CK2至奇数级移位缓存器SRl、SR3、…，以作为奇数级移位缓存器SRl、SR3、…的频率信号XCK。同时，扫描电路110可提供频率信号CKl至偶数级移位缓存器SR2、SR4、…，以作为偶数级移位缓存器SR2、SR4、...的频率信号XCK，并且提供频率信号CK2至偶数级移位缓存器SR2、SR4、…，以作为偶数级移位缓存器SR2、SR4、…的频率信号CK。
[0050]在一实施例中，频率信号CK1、CK2的周期彼此相同且相位彼此相反。
[0051]当注意到，图2中所示的移位缓存器SRn例如为一个奇数级移位缓存器，而移位缓存器SRN例如为一个偶数级移位缓存器，然而本发明并不以此示例性范例为限。
[0052]另外，亦当注意到，上述频率信号CKl亦可做为奇数级移位缓存器SR1、SR3、…的频率信号XCK及偶数级移位缓存器SR2、SR4、…的频率信号CK，且上述频率信号CK2亦可做为奇数级移位缓存器SR1、SR3、…的频率信号CK及偶数级移位缓存器SR2、SR4、…的频率信号XCK。本发明不以上述实施例为限。
[0053]图3A为根据本发明一实 施例所绘示的具有自动重置功能的移位缓存器SRN的示意图。在本实施例中，移位缓存器SRN包括输入电路112、输出电路114、去能电路116、第一重置电路118以及第二重置电路120。
[0054]在本实施例中，输入电路112电性连接于输入端IN以及节点BT之间。输出电路114电性连接于节点BT以及输出端OUT之间。去能电路116电性连接于节点BT、输出端OUT与供应电压VSS的电压源之间。第一重置电路118电性连接于节点BT、节点RST与供应电压VSS的电压源之间。第二重置电路120电性连接输出端OUT、节点RST以及供应电压VSS的电压源之间。
[0055]在本实施例中，输入电路112用以接收来自输入端IN的输入电压(即扫描信号G(N-1))，并提供此一输入电压至节点BT，以使节点BT充电至一特定的致能电位(例如是扫描信号G (N-1)的电压电位)。输出电路114用以接收频率信号CK，并用以根据频率信号CK以及节点BT的电位，提供输出电压至输出端0UT，以输出具有高电压电位的扫描信号G(N)。去能电路116用以根据频率信号XCK，提供供应电压VSS(例如具有低电压电位)至输出端OUT,以清除(停止输出)扫描信号G(N)的电荷。第二重置电路120用以根据输出端OUT的输出电压、频率信号XCK、节点BT及节点B的电位，以选择性地提供重置电压及供应电压VSS至节点RST。第一重置电路118用以接收来自节点RST的重置电压与供应电压VSS，并根据节点RST上的重置电压提供供应电压VSS至节点BT，以令节点BT放电至一特定的去能电位，而完成移位缓存器SRN的重置操作。
[0056]如此一来，即可完成具有自动重置功能的移位缓存器SRN。
[0057]另一方面，图3B为根据本发明一实施例所绘示的移位缓存器SRn的示意图。应注意到，由于每一移位缓存器SR1、…、SR(N-1)皆与移位缓存器SRn具有相同或相似的结构与操作，故此处仅以移位缓存器SRn作为例示。此外，在本实施例中，每一移位缓存器SRU…、SR(N-1)的结构与操作大致与上述移位缓存器SRN相同或相似，差异仅在于所有移位缓存器SR1、…、SR(N-1)中皆不具有第二重置电路120，且每一移位缓存器SRl、…、SR(N-1)的节点RST是连接至次一级移位缓存器的输出端OUT (亦即，节点RST上的重置电压为前一级移位缓存器输出的扫描信号)，而非连接至第二重置电路120。是以，关于移位缓存器SR1、…、SR(N-1)的细节可参照移位缓存器SRN，在此不赘述。
[0058]图4为根据本发明一实施例所绘不的移位缓存器SRN中输入电路112、输出电路114、去能电路116、第一重置电路118以及第二重置电路120具体电路图，分述如下。
[0059]在本实施例中，输入电路112包括晶体管T6。晶体管T6的第一端及控制端电性连接输入端IN，且晶体管T6的第二端电性连接节点BT。如此一来，在输入端IN接收输入电压(例如具有高电压电位的扫描信号G(N-1))的期间中，晶体管T6即可导通并提供此一输入电压至节点BT，以使节点BT充电至一特定的致能电位(例如等于扫描信号G(N-1)的高电压电位)。
[0060]在本实施例中，输出电路114包括晶体管T7以及电容Cgs。晶体管T7的第一端用以接收频率信号CK，晶体管T7的第二端电性连接输出端0UT，且晶体管T7的控制端电性连接节点BT。电容Cgs的一端电性连接晶体管T7的控制端，另一端电性连接晶体管T7的第二端。在一实施例中，电容Cgs亦可为晶体管T7的寄生电容。如此一来，在节点BT具有致能电位(例如等于扫描信号G(N-1)的高电压电位)的期间中，当频率信号CK由低电压电位切换为高电压电位时，节点BT的电位可被耦合至一更高的操作电位，以令晶体管T7持续导通，以提供具有高电压电位的频率信号CK至输出端0UT，做为输出电压(即扫描信号G(N))。
[0061]在本实施例中，去能电路116包括晶体管T8、T9、T10、Tll以及电容Cl。[0062]晶体管T8的第一端电性连接节点B，晶体管Τ8的第二端用以接收供应电压VSS，且晶体管Τ8的控制端电性连接节点ΒΤ。其中，晶体管Τ8用以根据节点BT的电位，提供供应电压VSS至节点B。
[0063]晶体管T9的第一端电性连接节点ΒΤ，晶体管T9的第二端用以接收供应电压VSS，且晶体管T9的控制端电性连接节点B。其中，晶体管T9用以根据节点B的电位，提供供应电压VSS至节点BT。
[0064]晶体管TlO的第一端电性连接输出端0UT，晶体管TlO的第二端用以接收供应电压VSS晶体管TlO的控制端电性连接节点B。其中，晶体管TlO用以根据节点B的电位，提供供应电压VSS至输出端OUT。
[0065]晶体管Tll的第一端电性连接输出端0UT，晶体管Tll的第二端用以接收供应电压VSS，晶体管Tll的控制端用以接收频率信号XCK。其中，晶体管Tll用以根据频率信号XCK，提供供应电压VSS至输出端OUT。
[0066]电容Cl的一端用以接收频率信号CK，另一端电性连接节点B。电容Cl用以传递频率信号CK至节点B。
[0067]通过上述的设置，在节点BT具有致能电位(如具有扫描信号G(N-1)的高电压电位)的期间中，晶体管T8导通，以提供供应电压VSS至节点B。如此一来，可避免晶体管TlO提供供应电压VSS至输出端OUT。
[0068]另外，在频率信号XCK具有高电压电位的情况下，晶体管Tll可导通，以提供供应电压VSS至输出端0UT，以清除输出端OUT上具有高电压电位输出电压(即扫描信号G (N))。
[0069]再者，在节点BT放电至一特定的去能电位后，晶体管T8不再提供供应电压VSS至节点B，且节点B的电位随频率信号CK变化，以使得晶体管T9根据频率信号CK提供供应电压VSS至节点BT，以稳定节点BT的电位，并使得晶体管TlO根据频率信号CK提供供应电压VSS至输出端OUT以稳定输出端OUT的电位。
[0070]在本实施例中，第二重置电路120包括晶体管T2、T3、T4、T5。
[0071]晶体管Τ2的第一端以及控制端电性连接输出端OUT，且晶体管Τ2的第二端电性连接节点A。其中，晶体管T2用以提供输出电压(即具有高电压电位的扫描信号G(N))至节点A。
[0072]晶体管T3的第一端用以接收频率信号XCK，晶体管T3的第二端电性连接节点RST,且晶体管T3的控制端电性连接节点A。其中，晶体管T3用以根据节点A的电位以及频率信号XCK，提供重置电压至节点RST。
[0073]晶体管T4的第一端电性连接节点A，晶体管T4的第二端用以接收供应电压VSS，且晶体管T4的控制端电性连接节点B。其中，晶体管T4用以根据节点B的电位，提供供应电压VSS至节点A。
[0074]晶体管T5的第一端电性连接节点RST，晶体管T5的第二端用以接收供应电压VSS，且晶体管T5的控制端电性连接节点BT。其中，晶体管T5用以根据节点BT的电位，提供供应电压VSS至节点RST。
[0075]通过上述的设置，在节点BT具有致能电位(如具有扫描信号G(N-1)的高电压电位)的期间中，晶体管T5导通，以提供供应电压VSS至节点RST。
[0076]此外，在输出端OUT接收输出电压(即高电压电位的扫描信号G(N))的期间中，晶体管T2导通，以提供输出电压至节点Α。而在节点A具有输出电压的期间中，当频率信号XCK由低电压电位切换为高电压电位时，节点A的电位可被耦合至一更高的操作电位，以令晶体管Τ3持续导通，以提供具有高电压电位的频率信号XCK至节点RST，做为重置电压。
[0077]再者，在节点B接收到高电压电位的频率信号CK的期间中，晶体管Τ4导通，以提供供应电压VSS至节点Α，以清除节点A上的输出电压。
[0078]在本实施例中，第一重置电路包括晶体管Tl。晶体管Tl的第一端电性连接节点BT,晶体管Tl的第二端接收供应电压VSS，晶体管Tl的控制端电性连接节点RST。其中，晶体管Tl用以根据节点RST上的重置电压提供供应电压VSS至节点ΒΤ。通过如此的设置，在节点RST接收到重置电压(如具有高电压电位的频率信号XCK)的情况下，晶体管Tl导通，以提供供应电压VSS至节点ΒΤ，以令节点BT放电至去能电位，而完成移位缓存器SRN的重置操作。
[0079]通过上述的设置，即可完成具有自动重置功能的移位缓存器SRN。
[0080]以下段落将更进一步地搭配图5，提供本发明操作上的具体细节。
[0081]同时参照图4及图5，在期间Dl中，输入端IN接收输入电压(即具有高电压电位的扫描信号G(N-1))。此时，晶体管Τ6导通，并提供输入电压至节点ΒΤ，以令节点BT充电至一特定的致能电位(例如等于扫描信号G(N-1)的高电压电位)。
[0082]此时，晶体管Τ5根据节点BT的致能电位导通，以提供供应电压VSS至节点RST，以令晶体管Tl截止。晶体管Τ7根据节点BT的致能电位导通，以提供低电压电位的频率信号CK至输出端0UT，以使晶体管T2截止。晶体管T8根据节点BT的致能电位导通，以提供供应电压VSS至节点B，以令晶体管T4、T9、T10截止。晶体管Τ3根据节点A的低电压电位截止。晶体管Tll根据具有高电压电位的频率信号XCK导通。
[0083]在期间D2中，当频率信号CK由低电压电位切换至高电压电位时，节点BT的电位可被耦合至一更高的操作电位，以令晶体管Τ7持续导通，以提供具有高电压电位的频率信号CK至输出端OUT,做为输出电压(即扫描信号G(N))。
[0084]此时，晶体管T2接收输出端OUT的输出电压(即扫描信号G(N)的高电压电位)而导通，以提供输出电压至节点A，以令晶体管T3导通，并令晶体管T3提供具有低电压电位的频率信号XCK至节点RST。晶体管T5根据节点BT的致能电位导通，以提供供应电压VSS至节点RST，以令晶体管Tl截止。晶体管T6因输入端IN未接收到输入电压(亦即接收低电压电位)而截止。晶体管T8根据节点BT上的操作电位导通，以提供供应电压VSS至节点B，以令晶体管T4、T9、T10截止。晶体管Tll根据具有低电压电位的频率信号XCK截止。
[0085]在期间D3中，频率信号XCK由低电压电位切换至高电压电位，以令晶体管Tll导通，以提供供应电压VSS至输出端0UT，而清除输出端OUT上具有高电压电位的输出电压(即扫描信号G (N))。
[0086]此时，晶体管T2根据输出端OUT的供应电压VSS截止。
[0087]此外，当频率信号XCK由低电压电位切换至高电压电位时，节点A的电位可被耦合至一更高的操作电位，以令晶体管T3持续导通，以提供具有高电压电位的频率信号XCK至节点RST，做为重置电压。晶体管Tl根据节点RST上的重置电压导通，以提供供应电压至节点BT，以令晶体管T5、T7、T8截止。晶体管T4、T9、TlO根据B点上具有低电压电位的频率信号CK截止。晶体管T6因输入端IN未接收到输入电压(即接收低电压电位的信号)而截止。
[0088]在期间D4中，频率信号XCK由高电压电位切换至低电压电位，以将节点RST的电位拉降至一去能电位(例如等于频率信号XCK的低电压电位)，以令晶体管Tl截止。
[0089]此时，晶体管T4根据B点上具有高电压电位的频率信号CK导通，以提供供应电压VSS至节点A，以令晶体管T3截止。晶体管T9根据B点上具有高电压电位的频率信号CK导通，以提供供应电压VSS至节点BT，以稳定节点BT的电位于供应电压VSS。晶体管TlO根据B点上具有高电压电位的频率信号CK导通，以提供供应电压VSS至输出端0UT，以稳定输出端OUT的电位于供应电压VSS。晶体管T5、T7、T8根据节点BT上的供应电压VSS截止。晶体管T2根据输出端OUT的供应电压VSS截止。晶体管Tll根据具有低电压电位的频率信号XCK截止。晶体管T6因输入端IN未接收到输入电压(即接收低电压电位的信号)而截止。
[0090]在期间D5中，频率信号XCK由低电压电位切换至高电压电位，以耦合节点RST的电位至一较高的操作电位，以导通晶体管Tl，以令晶体管Tl提供供应电压VSS至节点BT，以稳定节点BT的电位于供应电压VSS。
[0091]此时，晶体管T5、T7、T8根据节点BT上的供应电压VSS截止。晶体管Τ4、T9、TlO根据B点上具有低电压电位的频率信号CK截止。晶体管Tll根据具有低电压电位的频率信号XCK导通，以提供供应电压VSS至输出端0UT，以稳定输出端OUT的电位于供应电压VSS。晶体管T2根据输出端OUT的供应电压VSS截止。晶体管T6因输入端IN未接收到输入电压(即接收低电压电位的信号)而截止。晶体管T3根据节点A上的供应电压VSS截止。
[0092]在期间D6中，晶体管T4根据B点上具有高电压电位的频率信号CK导通，以提供供应电压VSS至节点A，以稳定晶体管T3的电位于供应电压VSS。晶体管T9根据B点上具有高电压电位的频率信号CK导通，以提供供应电压VSS至节点BT，以稳定节点BT的电位于供应电压VSS。晶体管TlO根据B点上具有高电压电位的频率信号CK导通，以提供供应电压VSS至输出端0UT，以稳定输出端OUT的电位于供应电压VSS。晶体管T5、T7、T8根据节点BT上的供应电压VSS截止。晶体管T2根据输出端OUT的供应电压VSS截止。晶体管Tll根据具有低电压电位的频率信号XCK截止。晶体管T6因输入端IN未接收到输入电压(即接收低电压电位的信号)而截止。
[0093]当注意到，通过上述的设置，频率信号XCK可间歇性地将节点RST的电位耦合至一较高的操作电位，以令第一重置电路中的晶体管Tl可根据频率信号XCK以间歇性地提供供应电压VSS至节点BT，以稳定节点BT的电位。例如，在期间D3、D5中，晶体管Tl间续地提供供应电压VSS至节点BT。
[0094]此外，亦当注意到，通过上述的设置，第一重置电路118中的晶体管Tl及去能电路116中的晶体管T9可分别根据频率信号CK、XCK以交替地提供供应电压VSS至节点BT，以稳定节点BT的电位。例如，在期间D3、D5中，晶体管Tl根据频率信号XCK提供供应电压VSS至节点BT，且在期间D4、D6中，晶体管T9根据频率信号CK提供供应电压VSS至节点BT。
[0095]再者，第二重置电路120中的晶体管T4可根据频率信号CK以间歇性地提供供应电压VSS至节点A，以稳定节点A的电位(请参照期间D4、D6)。去能电路116中的晶体管T10, Tll可根据频率信号CK、XCK以交替地提供供应电压VSS至输出端0UT，以稳定输出端OUT的电位(请参照期间D3-D6)。[0096]通过应用上述的一实施例，稳定且具有自动重置功能的移位缓存器SRN即可实现。通过应用移位缓存器SRN做为扫描电路110中最后一级移位缓存器，扫描电路110即无需提供额外的重置信号至其中的最后一级移位缓存器，而可避免产生静电释放现象。
[0097]图6为根据本发明另一实施例所绘示的扫描电路IlOa的示意图。扫描电路IlOa包括多级彼此电性串联连接的移位缓存器SRla、…、SRNa，其中每一移位缓存器SRla、…、SRNa皆与图3A或图4中所示的移位缓存器SRN具有相同的结构与操作。亦即，每一移位缓存器SRla、…、SRNa皆可在没有接收外来重置信号的情况下自动重置。因此每一移位缓存器SRla、…、SRNa并不接收来自下一级移位缓存器的扫描信号G(I)、…、G (N)。
[0098]此外，由于本实施例的每一移位缓存器SRla、…、SRNa中的第一重置电路118及去能电路116皆分别根据频率信号CK、XCK以交替地提供供应电压VSS至节点BT，以稳定节点BT的电位(请参照图5中期间D3-D6)。是以，相较于图2中所示的扫描电路110，本实施例的扫描电路IlOa更加稳定。
[0099]应注意到，在不同实施例中，具有自动重置功能的移位缓存器可依实际需要，设置于扫描电路的任一个或多个位置，不以上述实施例为限。
[0100] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围以权利要求书为准。
【权利要求】
1.一种扫描电路，其特征在于，包括多个移位缓存器，该些移位缓存器彼此电性串联连接，该些移位缓存器中的至少一者包括: 一输入电路，用以接收一输入端的一输入电压，并提供该输入电压至一第一节点；一输出电路，用以接收一第一频率信号，并用以根据该第一频率信号以及该第一节点的电位，提供一输出电压至一输出端； 一去能电路，用以根据一第二频率信号，提供一供应电压至该输出端； 一第一重置电路，用以根据一第二节点的一重置电压，提供该供应电压至该第一节点；以及 一第二重置电路，用以根据该输出端的该输出电压、该第二频率信号以及该第一节点的电位，选择性地提供该重置电压及该供应电压至该第二节点。
2.如权利要求1所述的扫描电路，其特征在于，其中该第一重置电路依据该第二频率信号间歇性地提供该供应电压至该第一节点。
3.如权利要求1所述的扫描电路，其特征在于，其中该第一重置电路及该去能电路交替地提供该供应电压至该第一节点。
4.如权利要求1所述的扫描电路，其特征在于，其中该第二重置电路包括: 一第一晶体管，用以 提供该输出电压至一第三节点；以及 一第二晶体管，用以根据该第三节点的电位以及该第二频率信号，提供该重置电压至该第二节点。
5.如权利要求4所述的扫描电路，其特征在于，其中该第二重置电路还用以根据该第二频率信号，将该第三节点的电位耦合至一操作电位，以使该第二晶体管根据该操作电位导通。
6.如权利要求4所述的扫描电路，其特征在于，其中该第二重置电路还包括: 一第三晶体管，用以根据该第一节点的电位，提供该供应电压至该第二节点。
7.如权利要求4所述的扫描电路，其特征在于，其中该第二重置电路还包括: 一第四晶体管，用以根据一第四节点的电位，提供该供应电压至该第三节点。
8.如权利要求7所述的扫描电路，其特征在于，其中该去能电路包括: 一第五晶体管，用以根据该第一节点的电位，提供该供应电压至该第四节点； 一第六晶体管，用以根据该第四节点的电位，提供该供应电压至该第一节点； 一第七晶体管，用以根据该第四节点的电位，提供该供应电压至该输出端； 一第八晶体管，用以根据该第二频率信号，提供该供应电压至该输出端；以及 一电容，用以传递该第二频率信号至该第四节点。
9.一种移位缓存器，其特征在于，包括: 一第一晶体管，包括一第一端、一第二端以及一控制端，其中该第一晶体管的该第一端以及第一晶体管的该控制端电性连接一输入端，且该第一晶体管的该第二端电性连接一第一节点； 一第二晶体管，包括一第一端、一第二端以及一控制端，其中该第二晶体管的该第一端用以接收一第一频率信号，该第二晶体管的该第二端电性连接一输出端，且该第二晶体管的该控制端电性连接该第一节点； 一第三晶体管，包括一第一端、一第二端以及一控制端，其中该第三晶体管的该第一端电性连接该第一节点，该第三晶体管的该第二端用以接收一供应电压，且该第三晶体管的该控制端电性连接一第二节点； 一第四晶体管，包括一第一端、一第二端以及一控制端，其中该第四晶体管的该第一端以及该第四晶体管的该控制端电性连接该输出端，且该第四晶体管的该第二端电性连接一第三节点； 一第五晶体管，包括一第一端、一第二端以及一控制端，其中该第五晶体管的该第一端用以接收一第二频率信号，该第五晶体管的该第二端电性连接该第二节点，且该第五晶体管的该控制端电性连接该第三节点； 一第六晶体管，包括一第一端、一第二端以及一控制端，其中该第六晶体管的该第一端电性连接该第三节点，该第六晶体管的该第二端用以接收该供应电压，且该第六晶体管的该控制端电性连接一第四节点； 一第七晶体管，包括一第一端、一第二端以及一控制端，其中该第七晶体管的该第一端电性连接该第二节点，该第七晶体管的该第二端用以接收该供应电压，且该第七晶体管的该控制端电性连接该第一节点； 一第八晶体管，包括一第一端、一第二端以及一控制端，其中该第八晶体管的该第一端电性连接该第四节点，该第八晶体管的该第二端用以接收该供应电压，且该第八晶体管的该控制端电性连接该第一节点； 一第九晶体管，包括一第一端、一第二端以及一控制端，其中该第九晶体管的该第一端电性连接该第一节点，该第九晶体管的该第二端用以接收该供应电压，且该第九晶体管的该控制端电性连接该第四节点； 一第十晶体管，包括一第一端、一第二端以及一控制端，其中该第十晶体管的该第一端电性连接该输出端，该第十晶体管的该第二端用以接收该供应电压，且该第十晶体管的该控制端电性连接该第四节点；及 一第十一晶体管，包括一第一端、一第二端以及一控制端，其中该第十一晶体管的该第一端电性连接该输出端，该第十一晶体管的该第二端用以接收该供应电压，且该第十一晶体管的该控制端用以接收该第二频率信号；以及 一 电容，包括一第一端以及一第二端，其中该电容的该第一端用以接收该第二频率信号，且该电容的该第二端电性连接该第四节点。
【文档编号】G09G3/20GK104021752SQ201410301318
【公开日】2014年9月3日 申请日期:2014年6月27日 优先权日:2014年5月6日
【发明者】简灵樱, 洪义轩, 范大伟 申请人:友达光电股份有限公司