专利名称：一种液晶显示装置及其时序控制器的利记博彩app
技术领域：
本实用新型涉及液晶面板技术领域，尤其涉及的是一种液晶显示装置及其时序控制器。
背景技术：
目前，液晶面板因其具有低功耗、低辐射、轻薄等优点，被广泛应用于显示器、笔记本电脑、移动电话等领域。而在液晶面板的使用中，对液晶面板的驱动十分关键。而控制液晶面板驱动的时序控制器(T-con)内部电路元件多，电路结构复杂，未充分整合内部的电路元件，给后续应用液晶面板进行开发上带来麻烦，不利于控制成本，同时也给电路分析带来不便。因此，现有技术还有待于改进和发展。
实用新型内容鉴于上述现有技术的不足，本实用新型的目的在于提供一种液晶显示装置及其时序控制器，不仅电路结构简单，而且降低了制造成本。本实用新型的技术方案如下一种液晶显示装置的时序控制器，所述时序控制器接收传输信号后，将控制信号、 时钟信号传输至栅极驱动器和数据驱动器，将像素数据传输至所述数据驱动器，所述时序控制器包括一用于接收所述传输信号的接收装置；一用于处理接收到的所述传输信号的数据处理器；一输出所述像素数据和所述时钟信号的输出装置；一用于产生所述控制信号的控制信号产生装置，其中，所述接收装置分别同所述数据处理器的输入端和所述控制信号产生装置的输入端连接，所述数据处理器的输出端与所述输出装置的输入端连接，所述输出装置的输出端分别同所述栅极驱动器的输入端和所述数据驱动器的输入端连接，所述控制信号产生装置的输出端分别同所述栅极驱动器的输入端和所述数据驱动器的输入端连接。进一步地，所述数据处理器包括一用于从传输信号中提取所述像素数据和使能信号的解码器、一伽马校正电路、一数据缓冲器、一编码器，所述解码器连接所述伽马校正电路，所述伽马校正电路连接所述数据缓冲器，所述数据缓冲器连接所述编码器。进一步地，所述数据缓冲器为先进先出缓存器，包括两个子先进先出缓存器，所述两个子先进先出缓存器分别存储所述解码器输出的左、右半屏的数据。进一步地，所述解码器、所述伽马校正电路、所述数据缓冲器和所述编码器集成在所述数据处理器内。进一步地，所述接收装置、所述数据处理器、所述输出装置和所述控制信号产生装置集成设置在同一 PCB主板上。[0015]进一步地，所述接收装置为LVDS接收装置，所述输出装置为mini-LVDS输出装置。一种液晶显示装置，其中，包括上述所述的时序控制器。本实用新型所提供的液晶显示装置及其时序控制器，通过数据处理器实现数据处理，实现工作频率可调，具有电路结构简单，生产成本降低等优点。
图I是本实用新型液晶显示装置的时序控制器的较佳实施例的电路原理框图。
具体实施方式
本实用新型提供一种液晶显示装置及其时序控制器，为使本实用新型的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本实用新型进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。请参见图1，图I是本实用新型液晶显示装置的时序控制器的较佳实施例的电路原理框图。本实用新型液晶显示装置包括时序控制器100、栅极驱动器(图中未示出)和数据驱动器(图中未示出)及液晶面板(图中未示出)。在本实用新型的较佳实施例中，该液晶面板为IPS-a (平面内切换)液晶面板。时序控制器100接收传输信号后，将控制信号和时钟信号输出至栅极驱动器和数据驱动器，并将像素数据传输至数据驱动器。然后栅极驱动器与数据驱动器驱动液晶面板工作。如图I所示，时序控制器100包括LVDS (低电压差分信号)接收装置110、数据处理器120、mini-LVDS输出装置130和控制信号产生装置140。 LVDS接收装置110用于接收数据信号、时钟信号和使能(DE)信号等传输信号。数据处理器 120用于处理接收到的该传输信号。mini-LVDS输出装置130输出像素数据和时钟信号至数据驱动器，并输出时钟信号至栅极驱动器。控制信号产生装置140用于产生控制信号，并分别输出至栅极驱动器和数据驱动器。LVDS接收装置110分别同数据处理器120的输入端和控制信号产生装置140的输入端连接。数据处理器120的输出端与mini-LVDS输出装置 130的输入端连接。mini-LVDS输出装置130的输出端分别与栅极驱动器的输入端和数据驱动器的输入端连接。控制信号产生装置140的输出端分别同栅极驱动器的输入端和数据驱动器的输入端连接。LVDS接收装置110、数据处理器120、mini-LVDS输出装置130和控制信号产生装置140集成设置在同一 PCB主板上。具体来说，LVDS接收装置110用于接收数据信号、时钟信号及使能信号(DE )，将输入的LVDS (低电压差分信号)转化为TTL信号(电平脉冲信号)，并把该TTL信号的数据传输给数据处理器120。其中，数据信号为待处理的数据，例如图像数据和文字数据。LVDS信号有5路，包括3路数据信号、I路时钟信号和I路DE信号。其中数据信号包括红(R)、绿 (G)、蓝(B)等像素数据。其中，时钟信号为数据处理器20提供时钟脉冲，并经数据处理器 20传输至mini-LVDS输出装置130。数据处理器120包括依次连接的解码器121、伽马校正电路122、数据缓冲器123 和编码器124。其中，解码器121对LVDS接收装置110所接收的数据流进行解码，从中读出红 (R)、绿(G)、蓝(B)等像素数据和使能信号(DE)，并将处理后的红(R)、绿(G)、蓝(B)等像素数据和使能信号(DE)输出至伽马校正电路122。伽马校正电路122用于对解码器121解码后的像素数据进行伽马校正，输出伽马校正数据给数据缓冲器123。数据缓冲器123对伽马校正电路122输出的伽马校正数据进行缓冲存储，然后按照先进先出的顺序输出数据至编码器124。该数据缓冲器123为先进先出缓存器，包括两个子先进先出缓存器(FIFO)，两个子先进先出缓存器分别存储自解码器输出的左、右半屏的数据。编码器124配合控制信号对缓冲后的输入数据进行编码，并通过mini-LVDS输出装置130输出至栅极驱动器(Gate-Driver)和数据驱动器(Source-Driver)。其中， mini-LVDS输出装置130将时钟信号和已经编码完成的像素数据转化为mini-LVDS格式输出。时钟信号的频率为60Hz。控制信号产生装置140接收LVDS接收装置110输出的DE信号和时钟信号，并产生控制信号，本实施例中控制信号产生装置140主要用于产生频率为60Hz的帧启动信号和频率为48KHz的行启动信号及其余控制信号，产生的控制信号直接输出至栅极驱动器和数据驱动器。具体地，控制信号产生装置140在找到帧开始的DE信号后，以DE信号的上升沿为基准，加入一定的延时后，产生频率为60Hz的帧启动信号(STV)，并产生频率为48kHz的行启动信号(STH)，同时产生其余的控制信号，然后将上述控制信号分别输出至栅极驱动器和数据驱动器。另外，解码器121、伽马校正电路122、数据缓冲器123和编码器124集成在数据处理器120内，可通过编程实现工作频率的调节和实现在一个通道或两个通道进行数据的输入与输出，数据缓冲器123采用先进先出数据缓冲器可减少外围存储器的数量。优选地，本实用新型提供的一种液晶显示装置的时序控制器，输入为60Hz、l个通道的LVDS信号，输出为60Hz、8bit、两个通道的mini-LVDS信号以及6个控制信号，6个控制信号分别用于控制栅极驱动器和数据驱动器的正常工作，其中，栅极驱动器设于Y轴，其决定影像显示的位置，通知横向每一列的像素要输入的资料；数据驱动器设于X轴，其主要是安排资料的输入，负责将影像资料传送至液晶面板。基于上述实施例，本实用新型还提供了一种液晶显示装置，该实施例的液晶显示装置包括上述所述的时序控制器100。综上所述，本实用新型所提供的一种液晶显示装置的时序控制器，通过数据处理器实现数据处理，实现工作频率可调，并支持一个通道和两个通道的输入和输出，同时采用先进先出数据缓冲器减少了 RAM、FLASH等外围存储器的使用数量，电路结构简单，降低了生产成本。应当理解的是，本实用新型的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。
权利要求1.一种液晶显示装置的时序控制器，所述时序控制器接收传输信号后，将控制信号、时钟信号传输至栅极驱动器和数据驱动器，将像素数据传输至所述数据驱动器，其特征在于， 所述时序控制器包括一用于接收所述传输信号的接收装置；一用于处理接收到的所述传输信号的数据处理器；一输出所述像素数据和所述时钟信号的输出装置；一用于产生所述控制信号的控制信号产生装置，其中，所述接收装置分别同所述数据处理器的输入端和所述控制信号产生装置的输入端连接，所述数据处理器的输出端与所述输出装置的输入端连接，所述输出装置的输出端分别同所述栅极驱动器的输入端和所述数据驱动器的输入端连接，所述控制信号产生装置的输出端分别同所述栅极驱动器的输入端和所述数据驱动器的输入端连接。
2.根据权利要求I所述液晶显示装置的时序控制器，其特征在于，所述数据处理器包括一用于从传输信号中提取所述像素数据和使能信号的解码器、一伽马校正电路、一数据缓冲器、一编码器，所述解码器连接所述伽马校正电路，所述伽马校正电路连接所述数据缓冲器，所述数据缓冲器连接所述编码器。
3.根据权利要求2所述液晶显示装置的时序控制器，其特征在于，所述数据缓冲器为先进先出缓存器，包括两个子先进先出缓存器，所述两个子先进先出缓存器分别存储所述解码器输出的左、右半屏的数据。
4.根据权利要求2所述液晶显示装置的时序控制器，其特征在于，所述解码器、所述伽马校正电路、所述数据缓冲器和所述编码器集成在所述数据处理器内。
5.根据权利要求I所述液晶显示装置的时序控制器，其特征在于，所述接收装置、所述数据处理器、所述输出装置和所述控制信号产生装置集成设置在同一 PCB主板上。
6.根据权利要求I至5中任一项所述液晶显示装置的时序控制器，其特征在于，所述接收装置为LVDS接收装置，所述输出装置为mini-LVDS输出装置。
7.一种液晶显示装置，其特征在于，包括上述权利要求1-6任一项所述的时序控制器。
专利摘要本实用新型公开一种液晶显示装置及时序控制器。时序控制器接收传输信号后，将控制信号、时钟信号输出至栅极驱动器和数据驱动器，并将像素数据传输至数据驱动器，时序控制器包括用于接收传输信号的接收装置；用于处理传输信号的数据处理器；输出像素数据和时钟信号的输出装置；用于产生控制信号的控制信号产生装置。其中，接收装置分别同数据处理器的输入端和控制信号产生装置的输入端连接，数据处理器的输出端与输出装置的输入端连接，输出装置的输出端与控制信号产生装置的输出端均与栅极驱动器的输入端和数据驱动器的输入端连接。本实用新型液晶显示装置及时序控制器具有电路结构简单，且生产成本降低的优点。
文档编号G09G3/36GK202352302SQ20112041617
公开日2012年7月25日 申请日期2011年10月27日 优先权日2011年10月27日
发明者夏威, 康婷霞, 陈敏 申请人:Tcl光电科技(惠州)有限公司