液晶显示器驱动电路的利记博彩app

专利名称：液晶显示器驱动电路的利记博彩app
技术领域：
本实用新型实施例涉及液晶显示器技术领域，尤其涉及一种液晶显示器驱动电路。
背景技术：
如图1所示为现有技术液晶显示器驱动电路的结构示意图，可以包括栅极驱动电 路1、直流转换模块(本领域中通常称为DC/DC转换模块)3和除了直流转换模块之外的其 他模块4，除了直流转换模块之外的其他模块4可以包括栅极驱动电路1、源极驱动电路2 和伽马电压生成模块6等各种模块。栅极驱动电路1用于驱动液晶显示器阵列基板上的栅 线，源极驱动电路2用于驱动液晶显示器阵列基板上的数据线，伽马电压生成模块6用于生 成源极驱动电路2所需的伽马电压信号，直流转换模块3用于为栅极驱动电路1提供栅极 开启电压信号(本领域中通常称为VGH信号)和栅极关断电压信号(本领域中通常称为 VGL信号)，为伽马电压生成模块6提供用于生成伽马电压信号的模拟电压信号(本领域中 通常称为AVDD信号)。直流转换模块3还可以为液晶显示器驱动模块中的其他模块提供各 种所需信号。AVDD信号、VGL信号和VGH信号等对于液晶显示器的正常显示至关重要，任何一个 信号无法正常输出都会影响液晶显示器的显示。在一些特殊应用场合，例如航海、航空等军 事应用场合，对于液晶显示器的正常显示要求极高，一旦液晶显示器出现故障，后果不堪设
术g
；ο提供一种稳定性高的液晶显示器驱动电路是现有技术中亟待解决的问题。
实用新型内容本实用新型针对现有技术中存在的问题，提供一种液晶显示器驱动电路，稳定性 高，能够保证液晶显示器的正常显示。本实用新型提供了一种液晶显示器驱动电路，包括直流转换模块，所述直流转换 模块包括用于为所述液晶显示器驱动电路中除了所述直流转换模块之外的其他模块提供 所需信号的初始直流转换单元；用于检测所述初始直流转换单元是否有待测信号输出的检测单元，所述检测单元 与所述初始直流转换单元连接，所述待测信号是所述液晶显示器驱动电路中除了所述直流 转换模块之外的其他模块所需信号中的任意一个；用于在所述检测单元检测到所述初始直流转换单元有待测信号输出的情况下，将 所述初始直流转换单元提供的信号发送给所述液晶显示器驱动电路中除了所述直流转换 模块之外的其他模块的使能单元，所述使能单元与所述检测单元、初始直流转换单元和所 述液晶显示器驱动电路中除了直流转换模块之外的其他模块连接；用于在所述检测单元检测到所述初始直流转换单元没有待测信号输出的情况下，向所述液晶显示器驱动电路中除了直流转换模块之外的其他模块提供所需信号的备份直 流转换单元，所述备份直流转换单元与所述检测单元和所述液晶显示器驱动电路中除了直 流转换模块之外的其他模块连接。还可以包括用于在液晶显示器的电源启动后产生启动信号的电源启动信号生成 单元；所述检测单元包括用于产生时钟信号的时钟信号产生单元、第一 D触发器、第二 D 触发器、第三D触发器和第四D触发器、第一或门、第二或门和非门；所述第一或门的两个输入端分别与所述初始直流转换单元和电源启动信号生成 单元连接；所述第一 D触发器的CP输入端与所述第一或门的输出端连接，D输入端用于输入 高电平信号；所述第二 D触发器的D输入端与所述第一 D触发器的Q输出端连接，CP输入端与 所述时钟信号产生单元连接；所述第三D触发器的D输入端与所述第二 D触发器的Q输出端连接，CP输入端与 所述时钟信号产生单元连接；所述第四D触发器的D输入端与所述第三D触发器的Q输出端连接，所述第四触 发器的Q输出端与所述使能单元和备用直流转换单元连接；所述非门的输入端与所述时钟信号产生单元连接，输出端与所述第一 D触发器的 CLRN输入端连接；所述第二或门的两个输入端分别与所述时钟信号产生单元和电源启动信号生成 单元连接，输出端与所述第四D触发器的CP输入端连接。其中，所述电源启动信号生成单元包括用于在液晶显示器的电源启动后产生启动信号的电源启动信号生成子单元；用于将所述电源启动信号生成子单元生成的电源启动信号进行滤波的滤波子单 元，所述滤波子单元分别与所述电源启动信号生成子单元、第二或门的一个输入端以及第 一或门的一个输入端连接。所述滤波子单元包括第五D触发器、第六D触发器、第七D触发器和第八D触发 器；所述第五D触发器的D输入端与所述电源启动信号生成子单元连接，CP输入端与 所述时钟信号产生单元连接；所述第六D触发器的D输入端与所述第五D触发器的Q输出端连接，CP输入端与 所述时钟信号产生单元连接；所述第七D触发器的D输入端与所述第六D触发器的Q输出端连接，CP输入端与 所述时钟信号产生单元连接；所述第八D触发器的D输入端与所述第七D触发器的Q输出端连接，CP输入端与 所述时钟信号产生单元连接，所述第八D触发器的Q输出端与所述第二或门的一个输入端 以及第一或门的一个输入端连接。所述时钟信号产生单元包括用于提供基准频率的信号的晶振，与所述第二 D触发器的CP输入端、第三D触发器的CP输入端、第五D触发器的CP输入端、第六D触发器的CP输入端、第七D触发器的CP 输入端以及第八D触发器的CP输入端连接；用于将所述晶振产生的信号的频率进行第一分频处理的第一分频子单元，所述第 一分频子单元与所述晶振、第二或门的除了与电源启动信号生成单元连接的输入端之外的 一个输入端以及非门的输入端连接。所述第一分频子单元包括用于对所述晶振输出的信号进行计数的第一计数器；用于比较所述第一计数器的计数值和第一预设值的大小的第一比较器；用于将所述第一比较器输出的信号延时的第九D触发器，所述第九D触发器的D 输入端与所述第一比较器的输出端连接，CP输入端与所述晶振连接，PRN输入端用于输入 高电平信号，CLRN输入端用于输入高电平信号，Q输出端与所述第一计数器的清零端、所述 第二或门的除了与电源启动信号生成单元连接的输入端之外的一个输入端以及非门的输 入端连接。所述时钟信号产生单元包括用于提供基准频率的信号的晶振，与所述第二 D触发器的CP输入端、第三D触发 器的CP输入端、第五D触发器的CP输入端、第六D触发器的CP输入端、第七D触发器的CP 输入端以及第八D触发器的CP输入端连接；用于将所述晶振产生的信号的频率进行第一分频处理的第一分频子单元，所述第 一分频子单元与所述晶振连接；用于将所述第一分频子单元进行第一分频处理后的信号进行第二分频处理的第 二分频子单元，所述第二分频子单元与所述第一分频子单元连接；用于将所述第二分频子单元进行第二分频处理后的信号进行第三分频处理的第 三分频子单元，所述第三分频子单元分别与所述第二分频子单元、第二或门的除了与电源 启动信号生成单元连接的输入端之外的一个输入端以及非门的输入端连接。所述第一分频子单元包括用于对所述晶振输出的信号进行计数的第一计数器；用于比较所述第一计数器的计数值和第一预设值的大小的第一比较器；用于将所述第一比较器输出的信号延时的第九D触发器，所述第九D触发器的D 输入端与所述第一比较器的输出端连接，CP输入端与所述晶振连接，PRN输入端用于输入 高电平信号，CLRN输入端用于输入高电平信号，Q输出端与所述第一计数器的清零端连接；所述第二分频子单元包括用于对所述第九D触发器Q输出端输出的信号进行计数的第二计数器；用于比较所述第二计数器的计数值和第二预设值的大小的第二比较器；用于将所述第二比较器输出的信号延时的第十D触发器，所述第十D触发器的D 输入端与所述第二比较器的输出端连接，CP输入端与所述晶振连接，PRN输入端用于输入 高电平信号，CLRN输入端用于输入高电平信号，Q输出端与所述第二计数器的清零端连接； 所述第三分频子单元包括用于对所述第十D触发器的Q输出端输出的信号进行计数的第三计数器；用于比较所述第三计数器的计数值和第三预设值的大小的第三比较器；[0050]用于将所述第三比较器输出的信号延时的第十一 D触发器，所述第十一 D触发器 的D输入端与所述第三比较器的输出端连接，CP输入端与所述晶振连接，PRN输入端用于输 入高电平信号，CLRN输入端用于输入高电平信号，Q输出端与所述第三计数器的清零端、所 述第二或门的除了与电源启动信号生成单元连接的输入端之外的一个输入端以及非门的 输入端连接。所述使能单元可以是54HC245芯片。还可以包括第二非门、第三非门和与非门；所述第二非门的输入端与所述检测单元连接，输出端与所述使能单元连接；所述第三非门的输入端与所述检测单元连接；所述与非门的两个输入端分别与所述第三非门的输出端和电源启动信号生成单 元连接，输出端与所述备份直流转换单元连接。本实用新型提供的液晶显示器驱动电路，在直流转换模块中采用了备份直流转换 单元来作为初始直流转换单元的备份单元，在初始直流转换单元无法正常输出待测信号的 情况下，备份直流转换单元也能够代替初始直流转换单元输出液晶显示器处理直流转换模 块之外的各个模块所需的信号，从而保证液晶显示器能够正常显示，减小了液晶显示器由 于各种信号无法正常输出而导致的故障出现的几率，提高了液晶显示器的驱动电路的稳定 性。

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例 或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是 本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提 下，还可以根据这些附图获得其他的附图。图1所示为现有技术液晶显示器驱动电路的结构示意图；图2所示为本实用新型液晶显示器驱动电路的结构示意图；图3所示为本实用新型液晶显示器驱动电路实施例一的结构示意图；图4所示为图3所示结构的各个信号的时序图；图5所示为图3中电源启动信号生成单元的具体结构示意图；图6所示为图5中滤波子单元的结构示意图；图7所示为本实用新型液晶显示器驱动电路实施例二的结构示意图；图8所示为图7中第一分频子单元的结构示意图；图9所示为本实用新型液晶显示器驱动电路实施例三的结构示意图；图10所示为图9中第二分频子单元的结构示意图；图11所示为图9中第三分频子单元的结构示意图；图12所示为本实用新型液晶显示器驱动电路实施例四的结构示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新 型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施 例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于 本实用新型保护的范围。如图2所示为本实用新型液晶显示器驱动电路的结构示意图，该液晶显示器驱动 电路包括直流转换模块3和除了直流转换模块之外的其他各种模块4，直流转换模块3包 括初始直流转换单元31、检测单元32、使能单元33和备份直流转换单元34。初始直流转 换单元31用于为液晶显示器驱动电路中除了直流转换模块之外的其他模块4提供所需信 号。检测单元32与初始直流转换单元31连接，检测初始直流转换单元31是否有待测信号 输出，检测单元32与初始直流转换单元31连接，待测信号是液晶显示器驱动电路中除了直 流转换模块之外的其他模块4所需信号中的任意一个，例如可以是AVDD信号，可以是VGH 信号，也可以是VGL信号，也可以是其他各个信号。较佳地，可以是初始直流转换单元31产 生的众多信号中不能正常输出的几率较大的信号。使能单元33与检测单元32、初始直流转 换单元31和液晶显示器驱动电路中除了直流转换模块之外的其他模块4连接，用于在检测 单元32检测到初始直流转换单元32有待测信号输出的情况下，将初始直流转换单元31提 供的信号发送给液晶显示器驱动电路中除了直流转换模块之外的其他模块4提供所需信 号。备份直流转换单元34与检测单元32和液晶显示器驱动电路中除了直流转换模块之外 的其他模块4连接，用于在检测单元32检测到初始直流转换单元31没有待测信号输出的 情况下，向液晶显示器驱动电路中除了直流转换模块之外的其他模块4提供所需信号。如图2所示的液晶显示器驱动电路的工作原理如下初始直流转换单元31输出液晶显示器中的各个模块所需的各种信号，无论这些 信号中的哪一个无法正常输出，都将导致液晶显示器无法正常显示，那么可以选择这些信 号中的任意一个作为待测信号，检测初始直流转换单元31是否有待测信号输出。如果没有 待测信号输出，那么确定初始直流转换单元无法正常输出液晶显示器驱动电路中各个模块 所需的信号，可以启动备份直流转换单元34输出液晶显示器驱动电路中各个模块所需的 信号。如果有待测信号输出，那么可以确定初始直流转换单元31输出的信号正常，不需要 启动备份直流转换单元34，通过使能单元33可以将初始直流转换单元31产生的各种信号 提供给液晶显示器中各个模块。本实用新型提供的液晶显示器驱动电路，在直流转换模块中采用了备份直流转换 单元来作为初始直流转换单元的备份单元，在初始直流转换单元无法正常输出待测信号的 情况下，备份直流转换单元也能够代替初始直流转换单元输出液晶显示器处理直流转换模 块之外的各个模块所需的信号，从而保证液晶显示器能够正常显示，减小了液晶显示器由 于各种信号无法正常输出而导致的故障出现的几率，提高了液晶显示器的驱动电路的稳定 性。如图3所示为本实用新型液晶显示器驱动电路实施例一的结构示意图，为了便于 说明，图3中主要画出了检测单元的结构，其余各个模块的连接关系参照图2，图3中没有详 细给出示意性的结构图。该实施例中，液晶显示器驱动电路还包括用于在液晶显示器的电 源启动后产生启动信号的电源启动信号生成单元5。检测单元32包括时钟信号产生单元 321、第一 D触发器322、第二 D触发器323、第三D触发器324、第四D触发器325、第一或门 326、第二或门327和非门328。第一或门326的两个输入端(标记为326a和326b)分别
9生成单元5连接，即第一或门326的两个输入端326a 和326b分别输入待测信号和电源启动信号BOOT。本实用新型以下的各实施例中，以待测信 号是AVDD信号为例来说明。第一 D触发器322的CP输入端322a与第一或门326的输出 端326c连接，D输入端322b用于输入高电平信号VCC(本实用新型的各实施例中，高电平 信号用VCC表示)。第二 D触发器323的D输入端323b与第一 D触发器322的Q输出端 322c连接，CP输入端323a与时钟信号产生单元321连接。第三D触发器324的D输入端 324b与第二 D触发器323的Q输出端323c连接，CP输入端324a与时钟信号产生单元321 连接。第四D触发器325的D输入端325b与第三D触发器324的Q输出端324c连接，第 四触发器325的Q输出端325c与使能单元33和备份直流转换单元34 (图2中未示出使能 单元33和备份直流转换单元34)连接。非门328的输入端328a与时钟信号产生单元321 连接，输出端328b与第一 D触发器322的CLRN输入端322d连接。第二或门327的两个输 入端(分别标记为327a和327b)分别与时钟信号产生单元321和电源启动信号生成单元 5连接，输出端327c与第四D触发器325的CP输入端325a连接。如图4所示为图3所示结构的各个信号的时序图，HAVE表示第四D触发器的Q输 出端输出的信号，SIGNAL表示待测信号，CLK是晶振输出的时钟信号，也是一个基准信号。 对CLK信号进行分频，可以产生各种频率的时钟信号，例如，可以产生周期为1 μ s的时钟信 号(本申请的实施例中将该时钟信号用CLKl μ s表示)，也可以产生周期为Ims的时钟信 号((本申请的实施例中将该时钟信号用CLKlms表示)，也可以产生周期为Is的时钟信号 (本申请的实施例中将该时钟信号用CLKls表示)。下面结合图3和图4说明检测单元的 工作原理。图3中，第二 D触发器323和第三触发器324的CP输入端可以输入信号CLK，非门 的输入端和第二或门的一个输入端可以输入信号CLKl μ S。如果初始直流转换单元能够正常输出待测信号，那么第一或门的输出端输出的信 号为高电平。第一 D触发器的D输入端输出的信号是高电平，只要第一 D触发器的CP输入 端输入的时钟信号变为高电平之后，第一D触发器的Q输出端就会输出高电平信号。最初始 状态下，第一或门输入的电源启动信号BOOT(本实用新型实施例中用BOOT来表示电源启动 信号)是高电平，所以信号t为高电平。随后，信号t在又在CLKl μ s信号到来时被清零， 即信号t变为低电平。在10μ s到50μ s的这段时间内，信号t与时钟信号产生单元产生 的信号CLKl μ s是一致的，都做周期性的变化，信号t是时钟信号CLKl μ s的反相信号。信号i是第三D触发器的Q输出端输出的信号，信号i比信号t延时了两个时钟 (即2个CLK信号周期)，这两个信号的周期是一致的，这是由于第二 D触发器和第三D触 发器的延时作用导致的。信号i实质上就是时钟信号CLKl μ s的反相信号延时2个时钟之 后的一个信号。信号ο是输入到第四D触发器的CP输入端的一个信号，信号ο是由第二或门的输 出端输出，第二或门的输入端输入时钟信号CLKl μ S，所以信号O与时钟信号CLKl μ S是相 同的，而信号i是时钟信号CLKll μ s的反相信号延时2个时钟之后的信号，那么信号ο的 上升沿到来的时候，信号i正好处于高电平，所以第四D触发器的Q输出端输出的信号保持 高电平。也就是说，检测单元检测到初始直流转换单元能够正常输出待测信号AVDD。如果初始直流转换单元不能能够正常输出待测信号AVDD，即第一或门的用于输入
10待测信号AVDD的那个输入端输入的信号变为低电平，那么第一或门的输出端输出的信号 仍为高电平。第一 D触发器的D输入端输入的信号也是高电平，信号t也是高电平。当时钟信号CLKl μ s的高电平到来时，第一 D触发器被清零(第一 D触发器的清 零端CLRN与第一非门连接，而第一非门的输入端输入时钟信号CLKl μ s)。被清零后，由于 第一 D触发器的CP输入端输入的信号没有上升沿，那么在接下来的时间里，信号t保持低 电平，该信号t经延时后变为信号i，那么信号i也为低电平，这样第四D触发器的输出信号 保持低电平。也就是说，检测单元检测到初始直流转换单元不能够正常输出待测信号AVDD。从上述的描述可以看出，CLKl μ s信号实际上是一个采样信号，即采样待测信号 的信号，CLKl μ S信号的周期决定了采样的快慢。如果需要其他的采样速率，则非门的输 入端和第二或门的一个输入端可以输入其他周期的信号，例如，可以输入CLKls信号或者 CLKlms 信号。如图5所示为图3中电源启动信号生成单元的具体结构示意图，电源启动信号生 成单元5包括电源启动信号生成子单元5a和滤波子单元5b。电源启动信号生成子单元5a 用于在液晶显示器的电源启动后产生启动信号。滤波子单元5b用于将电源启动信号生成 子单元5a生成的电源启动信号进行滤波，滤波子单元5b分别与电源启动信号生成子单元 5a、第二或门的一个输入端以及第一或门的一个输入端连接。如图6所示为图5中滤波子单元的结构示意图，其中，滤波子单元5b可以包括第 五D触发器51、第六D触发器52、第七D触发器53和第八D触发器54。第五D触发器51 的D输入端51b与电源启动信号生成子单元5a连接，CP输入端51a与时钟信号产生单元 321连接。第六D触发器52的D输入端52b与第五D触发器51的Q输出端51c连接，CP 输入端52a与时钟信号产生单元321连接。第七D触发器53的D输入端53b与第六D触 发器53的Q输出端53c连接，CP输入端53a与时钟信号产生单元321连接。第八D触发 器54的D输入端54b与第七D触发器53的Q输出端53c连接，CP输入端54a与时钟信号 产生单元321连接，第八D触发器54的Q输出端54c与第二或门的一个输入端以及第一或 门的一个输入端连接。第五D触发器51、第六D触发器52、第七D触发器53和第八D触发 器54这几个D触发器的CP输入端可以输入晶振产生的CLK信号。如图7所示为本实用新型液晶显示器驱动电路实施例二的结构示意图，为了便于 说明，图7中主要画出了时钟信号产生单元的结构，其余各个模块的连接关系可以参考图1 或图2，图7中没有给出示意性的结构图。图7所示的实施例中，时钟信号产生单元321包括晶振321a和第一分频子单元 321b。晶振321a用于提供基准频率的信号，与第二 D触发器的CP输入端、第三D触发器的 CP输入端、第五D触发器的CP输入端、第六D触发器的CP输入端、第七D触发器的CP输入 端以及第八D触发器的CP输入端连接。第一分频子单元321b用于将晶振321a产生的信 号的频率进行第一分频处理，第一分频子单元321b与晶振321a、第二或门的除了与电源启 动信号生成单元连接的输入端之外的一个输入端以及非门的输入端连接。如图8所示为图7中第一分频子单元的结构示意图，第一分频子单元321b可以包 括第一计数器3211、第一比较器3212和第九D触发器3213。第一计数器3211与晶振321a 连接，用于对晶振输出的信号进行计数。第一比较器3212用于比较第一计数器3211的计 数值和第一预设值的大小的第一比较器。第九D触发器3213用于将第一比较器3212输出的信号延时。第九D触发器3213的D输入端3213a与第一比较器3212的输出端3212b连 接，CP输入端3213b与晶振321a连接，即CP输入端3213b输入CLK信号，PRN输入端3213c 用于输入高电平信号VCC，CLRN输入端3213d用于输入高电平信号VCC，Q输出端3213e与 第一计数器的清零端3211a、第二或门的除了与电源启动信号生成单元连接的输入端之外 的一个输入端以及非门的输入端连接。第一计数器3211可以是本领域中常用的计数芯片，第一计数器3211的时钟信号 输入端3211b输入的是晶振321a输出的信号，第一计数器3211输出的信号输入到第一比 较器3212中。第一预设值的大小根据第一分频子单元需要进行的第一分频处理来决定，如果第 一分频处理是需要将晶振输出的信号进行N分频，那么第一预设值就是N，例如，如果第一 分频处理是需要将晶振输出的信号进行10分频，那么第一预设值就是10。当第一计数器 的计数值达到10时，第一比较器输出信号变为高电平，持续时间为晶振输出的信号的一个 周期。在第11个晶振输出的信号的上升沿到来时，第一计数器的计数值与第一预设值不相 等，所以第一比较器输出低电平的信号，第九D触发器的输出信号也变为低电平，并且第九 D触发器输出的低电平信号将第一计数器清零，第一计数器重新对晶振输出的信号进行计 数，而在重新计数的期间内，第九D触发器的输出保持低电平。这样，第一分频子单元就实 现了将晶振输出的信号进行10分频。 图8中，第一分频子单元处理后生成的可以是CLK μ s信号，那么，结合图7、图8和 图3，CLK信号可以由晶振产生，CLK μ s信号由第一分频子单元产生。如图9所示为本实用新型液晶显示器驱动电路实施例三的结构示意图，为了便于 说明，图9中主要画出了时钟信号产生单元的结构，其余各个模块的连接关系可以参考图1 或图2，图9中没有给出示意性的结构图。该实施例中，时钟信号产生单元321包括晶振321a、第一分频子单元321b、第二分 频子单元321c和第三分频子单元321d。该实施例与图7所示的实施例相比，增加了两个分 频子单元，能够产生周期不同于CLKy s信号，并且该实施例中，第一分频子单元的连接方 式与图7中有所不同。图9中，晶振321a用于提供基准频率的信号。第一分频子单元321b 用于将晶振321a产生的信号的频率进行第一分频处理，第一分频子单元321b与晶振321a 连接。第二分频子单元321c用于将第一分频子单元321b进行第一分频处理后的信号进行 第二分频处理，第二分频子单元321c与第一分频子单元321b连接。第三分频子单元321d 用于将第二分频子单元321c进行第二分频处理后的信号进行第三分频处理，第三分频子 单元321d分别与第二分频子单元321c、第二或门的除了与电源启动信号生成单元连接的 输入端之外的一个输入端以及非门的输入端连接。图9中第一分频子单元的结构可以与图8相同，如果将图8所示的第一分频子单 元应用于图9，则第九D触发器的Q输出端可以不与第二或门的除了与电源启动信号生成 单元连接的输入端之外的一个输入端以及非门的输入端连接，而是与第一计数器的清零端 3211a和第二分频子单元321c连接。图10所示为图9中第二分频子单元的结构示意图，第二分频子单元321c包括第 二计数器3214、第二比较器3215和第十D触发器3216。第二计数器3214用于对第九D触 发器3213输出的信号进行计数，第二计数器3214的CP输入端3214b与第九D触发器3213
12的Q输出端3213e连接，即第二计数器3214的CP输入端3214b输入第九D触发器3213的 Q输出端3213e产生的信号。第二比较器3215用于比较第二计数器3214的计数值和第二 预设值的大小。第十D触发器3216用于将第二比较器3215输出的信号延时，第十D触发 器3216的D输入端3216a与第二比较器3214的输出端3214b连接，CP输入端3216b与晶 振321a连接，即CP输入端3216b输入晶振产生的信号CLK，PRN输入端3216c用于输入高 电平信号VCC，CLRN输入端3216d用于输入高电平信号VCC，Q输出端3216e与第二计数器 的清零端3214a连接。如图11所示为图9中第三分频子单元的结构示意图，第三分频子单元321d包括 第三计数器3217、第三比较器3218和第十一 D触发器3219。第三计数器3217用于对第十 D触发器3216输出的信号进行计数，第三计数器3217的CP输入端3217b与第十D触发器 3216的Q输出端3216e连接，即第三计数器3217的CP输入端输入第十D触发器3216的Q 输出端3216e产生的信号(例如，第十D触发器3216e的Q输出端产生的信号为CLKlms)。 第三比较器3218用于比较第三计数器3217的计数值和第三预设值的大小。第十一 D触发 器3219用于将第三比较器3218输出的信号延时，第十一 D触发器3219的D输入端3219a 与第三比较器3218的输出端3218a连接，CP输入端3219b与晶振321a连接，PRN输入端 3219c用于输入高电平信号VCC，CLRN输入端3219d用于输入高电平信号VCC，Q输出端 3219e与第三计数器的清零端3217a、第二或门的除了与电源启动信号生成单元连接的输 入端之外的一个输入端以及非门的输入连接。第二分频子单元、第三分频子单元的分频原理与第一分频子单元相同，不再赘述。如图12所示为本实用新型液晶显示器驱动电路实施例四的结构示意图，该实施 例中，使能单元33是54HC245芯片，该芯片是低电平有效的芯片，即该芯片的使能输入端 33a输入低电平信号时，该芯片正常工作，使能输入端33a输入高电平信号时，该芯片不工 作。基于54HC245芯片的这一使能特性，在图3所示的结构中增加了第二非门35、第三 非门36和与非门37。第二非门35的输入端35a与检测单元32连接，输出端35b与使能单 元33连接，具体是与使能单元33的使能输入端33a连接。第三非门36的输入端36a与检 测单元32连接。与非门37的两个输入端37a和37b分别与第三非门36的输出端36b和 电源启动信号生成单元5连接，输出端37c与备份直流转换单元34连接。如图12所示的驱动电路的工作原理是如果检测单元32检测到初始直流转换单 元31没有正常输出AVDD信号、VGH信号或VGL信号，那么检测单元32输出低电平信号，该 低电平信号经过第二非门35之后变为高电平信号，使能单元33不工作。检测单元32输出 的低电平信号经过第三非门36之后输入到与非门37的一个输入端37a中，与非门37的另 一个输入端37b输入电源启动信号BOOT，这样与非门37输出的就是高电平的信号，备份直 流转换单元34开始工作，输出AVDD信号、VGH信号或VGL信号。如果检测单元32检测到初始直流转换单元31能够正常输出AVDD信号、VGH信号 或VGL信号，那么检测单元32输出高电平信号，该高电平信号经过第二非门35之后变为 低电平信号，使能单元33正常工作，于是使能单元33可以将初始直流转换单元31生成的 AVDD信号、VGH信号或者VGL信号提供给栅极驱动电路、源极驱动电路或者伽马电压生成模 块。检测单元32输出的高电平信号经过第三非门36之后输入到与非门37的一个输入端
1337a中，与非门37的另一个输入端37b输入电源启动信号BOOT，这样与非门37输出的就是 低电平的信号，备份直流转换单元34不能工作。本实用新型提供的液晶显示器驱动电路，在直流转换模块中采用了备份直流转换 单元来作为初始直流转换单元的备份单元，在初始直流转换单元无法正常输出待测信号的 情况下，备份直流转换单元也能够代替初始直流转换单元输出液晶显示器处理直流转换模 块之外的各个模块所需的信号，从而保证液晶显示器能够正常显示，减小了液晶显示器由 于各种信号无法正常输出而导致的故障出现的几率，提高了液晶显示器的驱动电路的稳定 性。本领域普通技术人员可以理解实现上述方法实施例的全部或部分步骤可以通过 程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序 在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括R0M、RAM、磁碟或者 光盘等各种可以存储程序代码的介质。最后应说明的是以上实施例仅用以说明本实用新型的技术方案，而非对其限制； 尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解: 其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等 同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术 方案的精神和范围。
权利要求一种液晶显示器驱动电路，包括直流转换模块，其特征在于，所述直流转换模块包括用于为所述液晶显示器驱动电路中除了所述直流转换模块之外的其他模块提供所需信号的初始直流转换单元；用于检测所述初始直流转换单元是否有待测信号输出的检测单元，所述检测单元与所述初始直流转换单元连接，所述待测信号是所述液晶显示器驱动电路中除了所述直流转换模块之外的其他模块所需信号中的任意一个；用于在所述检测单元检测到所述初始直流转换单元有待测信号输出的情况下，将所述初始直流转换单元提供的信号发送给所述液晶显示器驱动电路中除了所述直流转换模块之外的其他模块的使能单元，所述使能单元与所述检测单元、初始直流转换单元和所述液晶显示器驱动电路中除了直流转换模块之外的其他模块连接；用于在所述检测单元检测到所述初始直流转换单元没有待测信号输出的情况下，向所述液晶显示器驱动电路中除了直流转换模块之外的其他模块提供所需信号的备份直流转换单元，所述备份直流转换单元与所述检测单元和所述液晶显示器驱动电路中除了直流转换模块之外的其他模块连接。
2.根据权利要求1所述的液晶显示器驱动电路，其特征在于，还包括用于在液晶显示 器的电源启动后产生启动信号的电源启动信号生成单元；所述检测单元包括用于产生时钟信号的时钟信号产生单元、第一 D触发器、第二 D触发 器、第三D触发器和第四D触发器、第一或门、第二或门和非门；所述第一或门的两个输入端分别与所述初始直流转换单元和电源启动信号生成单元 连接；所述第一 D触发器的CP输入端与所述第一或门的输出端连接，D输入端用于输入高电平信号；所述第二 D触发器的D输入端与所述第一 D触发器的Q输出端连接，CP输入端与所述 时钟信号产生单元连接；所述第三D触发器的D输入端与所述第二 D触发器的Q输出端连接，CP输入端与所述 时钟信号产生单元连接；所述第四D触发器的D输入端与所述第三D触发器的Q输出端连接，所述第四触发器 的Q输出端与所述使能单元和备用直流转换单元连接；所述非门的输入端与所述时钟信号产生单元连接，输出端与所述第一 D触发器的CLRN 输入端连接；所述第二或门的两个输入端分别与所述时钟信号产生单元和电源启动信号生成单元 连接，输出端与所述第四D触发器的CP输入端连接。
3.根据权利要求2所述的液晶显示器驱动电路，其特征在于，所述电源启动信号生成 单元包括用于在液晶显示器的电源启动后产生启动信号的电源启动信号生成子单元； 用于将所述电源启动信号生成子单元生成的电源启动信号进行滤波的滤波子单元，所 述滤波子单元分别与所述电源启动信号生成子单元、第二或门的一个输入端以及第一或门 的一个输入端连接。
4.根据权利要求3所述的液晶显示器驱动电路，其特征在于，所述滤波子单元包括第 五D触发器、第六D触发器、第七D触发器和第八D触发器；所述第五D触发器的D输入端与所述电源启动信号生成子单元连接，CP输入端与所述 时钟信号产生单元连接；所述第六D触发器的D输入端与所述第五D触发器的Q输出端连接，CP输入端与所述 时钟信号产生单元连接；所述第七D触发器的D输入端与所述第六D触发器的Q输出端连接，CP输入端与所述 时钟信号产生单元连接；所述第八D触发器的D输入端与所述第七D触发器的Q输出端连接，CP输入端与所述 时钟信号产生单元连接，所述第八D触发器的Q输出端与所述第二或门的一个输入端以及 第一或门的一个输入端连接。
5.根据权利要求2-4中任一权利要求所述的液晶显示器驱动电路，其特征在于，所述 时钟信号产生单元包括用于提供基准频率的信号的晶振，与所述第二 D触发器的CP输入端、第三D触发器的 CP输入端、第五D触发器的CP输入端、第六D触发器的CP输入端、第七D触发器的CP输入 端以及第八D触发器的CP输入端连接；用于将所述晶振产生的信号的频率进行第一分频处理的第一分频子单元，所述第一分 频子单元与所述晶振、第二或门的除了与电源启动信号生成单元连接的输入端之外的一个 输入端以及非门的输入端连接。
6.根据权利要求5所述的液晶显示器驱动电路，其特征在于，所述第一分频子单元包括用于对所述晶振输出的信号进行计数的第一计数器； 用于比较所述第一计数器的计数值和第一预设值的大小的第一比较器； 用于将所述第一比较器输出的信号延时的第九D触发器，所述第九D触发器的D输入 端与所述第一比较器的输出端连接，CP输入端与所述晶振连接，PRN输入端用于输入高电 平信号，CLRN输入端用于输入高电平信号，Q输出端与所述第一计数器的清零端、所述第二 或门的除了与电源启动信号生成单元连接的输入端之外的一个输入端以及非门的输入端 连接。
7.根据权利要求2-4中任一权利要求所述的液晶显示器驱动电路，其特征在于，所述 时钟信号产生单元包括用于提供基准频率的信号的晶振，与所述第二 D触发器的CP输入端、第三D触发器的 CP输入端、第五D触发器的CP输入端、第六D触发器的CP输入端、第七D触发器的CP输入 端以及第八D触发器的CP输入端连接；用于将所述晶振产生的信号的频率进行第一分频处理的第一分频子单元，所述第一分 频子单元与所述晶振连接；用于将所述第一分频子单元进行第一分频处理后的信号进行第二分频处理的第二分 频子单元，所述第二分频子单元与所述第一分频子单元连接；用于将所述第二分频子单元进行第二分频处理后的信号进行第三分频处理的第三分 频子单元，所述第三分频子单元分别与所述第二分频子单元、第二或门的除了与电源启动信号生成单元连接的输入端之外的一个输入端以及非门的输入端连接。
8.根据权利要求7所述的液晶显示器驱动电路，其特征在于，所述第一分频子单元包括用于对所述晶振输出的信号进行计数的第一计数器； 用于比较所述第一计数器的计数值和第一预设值的大小的第一比较器； 用于将所述第一比较器输出的信号延时的第九D触发器，所述第九D触发器的D输入 端与所述第一比较器的输出端连接，CP输入端与所述晶振连接，PRN输入端用于输入高电 平信号，CLRN输入端用于输入高电平信号，Q输出端与所述第一计数器的清零端连接； 所述第二分频子单元包括用于对所述第九D触发器Q输出端输出的信号进行计数的第二计数器； 用于比较所述第二计数器的计数值和第二预设值的大小的第二比较器； 用于将所述第二比较器输出的信号延时的第十D触发器，所述第十D触发器的D输入 端与所述第二比较器的输出端连接，CP输入端与所述晶振连接，PRN输入端用于输入高电 平信号，CLRN输入端用于输入高电平信号，Q输出端与所述第二计数器的清零端连接；所述 第三分频子单元包括用于对所述第十D触发器的Q输出端输出的信号进行计数的第三计数器； 用于比较所述第三计数器的计数值和第三预设值的大小的第三比较器； 用于将所述第三比较器输出的信号延时的第十一 D触发器，所述第十一 D触发器的D 输入端与所述第三比较器的输出端连接，CP输入端与所述晶振连接，PRN输入端用于输入 高电平信号，CLRN输入端用于输入高电平信号，Q输出端与所述第三计数器的清零端、所述 第二或门的除了与电源启动信号生成单元连接的输入端之外的一个输入端以及非门的输 入端连接。
9.根据权利要求6所述的液晶显示器驱动电路，其特征在于，所述使能单元是54HC245-H-· I I心片。
10.根据权利要求9所述的液晶显示器驱动电路，其特征在于，还包括第二非门、第三 非门和与非门；所述第二非门的输入端与所述检测单元连接，输出端与所述使能单元连接； 所述第三非门的输入端与所述检测单元连接；所述与非门的两个输入端分别与所述第三非门的输出端和电源启动信号生成单元连 接，输出端与所述备份直流转换单元连接。
专利摘要本实用新型提供一种液晶显示器驱动电路，包括用于为驱动电路中除了直流转换模块之外的其他模块所需信号的初始直流转换单元；用于检测初始直流转换单元是否有待测信号输出的检测单元，待测信号是驱动电路中除了直流转换模块之外的其他模块所需信号中的任意一个；用于在检测单元检测到初始直流转换单元有待测信号输出的情况下，向液晶显示器驱动电路中除了直流转换模块之外的其他模块提供所需信号的使能单元；用于在检测单元检测到初始直流转换单元没有待测信号输出的情况下，向驱动电路中除了直流转换模块之外的其他模块提供所需信号的备份直流转换单元。本实用新型提供的驱动电路，稳定性高，能够保证液晶显示器的可靠显示。
文档编号G09G3/36GK201689650SQ201020217379
公开日2010年12月29日 申请日期2010年5月27日 优先权日2010年5月27日
发明者王英 申请人:北京京东方光电科技有限公司