专利名称：基于u盘或/和闪存实现拼接高清晰底图显示的显示装置的利记博彩app
技术领域：
本实用新型涉及大屏幕拼接控制器实现高清晰度底图技术，底图的分辨 率要求能于大屏拼接器的物理显示分辨率对应，做得点对点显示远高于单个
显示单元的照片、图片或者其他信号，主要是指一种基于u盘或/和闪存实
现拼接高清晰底图显示的显示装置。
背景技术：
目前技术实现底图的方法有1.通过VGA接口输入底图信号，再利用 拼接控制器的放大功能，把经过VGA传输的底图信号放大到拼接墙上，此种 方法可以非常简单地实现底图显示，但是底图的分辨率由于受到VGA接口传 输带宽的显示， 一般最高只能传输到UXGA的信号(1600*1200)、最终显示的 信号是在此基础上作物理放大显示，而导致显示效果不佳。2.采用多屏显 卡同时输出底图的不同部分，在拼接墙体上最终组合成大幅完整的高清晰图 片，多屏显示的不同输出端子各输出XGA的图片信号，不同端子的内容不同。 采用此方法，可以显示来自电脑/图像工作站的高清晰动态画面，从而构成 像素叠加的拼接效果，由于采用高性能电脑和显卡，系统的成本比较高。
发明内容
本实用新型的目的是提供一种基于U盘或/和闪存实现拼接高清晰底图 显示的方法及其显示装置，通过采用最优的性价比实现像素叠加的高清晰度 底图和图片，比较适合于相对固定的底图画面和信号，如果需要活动画面可 以通过该技术的DVI通道接收底图信号，达到简单有效地实现高像素的底图 显示，克服了现有技术存在的不足。
实现本实用新型的方法是这种方法包括图像信号的拼接处理和控制， 其中所述图像信号的拼接处理方法包括图像解码、图像縮放、图像叠加、图像输出，DVI接收，闪存控制，U盘控制，微处理控制，其中图像解码接收 外部输入信号，经解码后输出给图像縮放，图像叠加接收DVI接收输入底图 图像信号或是通过闪存控制/U盘控制读取图片信号并与图像縮放后的输入
图像叠加，图像叠加后再经过图像输出实现输出标准视频信号；
主板控制接收外部计算机控制信号和红外遥控信号，发送命令给各个输 入通道的微处理控制，完成图像解码的信号切换，设定图像縮放输出大小， 控制输入图像是否叠加显示，设定输出信号的格式，背景底图的显示与切换。
该方法还包括
所述方法还包括每个输入通道有自己的设备ID，主板控制通过发出带有 不同的ID命令包实现对不同的图像拼接处理单元的控制。
所述闪存控制包括通过闪存控制器控制FLASH存储芯片，来实现保存图 像处理单元微处理控制的程序，和存储高清晰的底图图片。
所述U盘控制包括采用USB控制芯片，通过微处理控制I/O来控制USB 芯片的读取U盘中存储的清晰图片，并把图片传入图像叠加。
实现本实用新型的显示装置是这种显示装置包括图像信号的拼接处理 单元和主板单元，其中所述图像信号的拼接处理单元包括图像解码部分、图 像縮放部分、图像叠加部分、图像输出部分、DVI接收部分、闪存控制器部 分、U盘控制器部分、微控制器部分和主板控制单元、电源接口、控制总线 接口组成的主板单元；其中图像解码部分经图像縮放部分接图像叠加部分， 微控制器部分经闪存控制器部分接图像叠加部分，图像叠加部分还分别接 DVI接收部分、U盘控制器部分和图像输出部分，主板控制单元经控制总线 接口接微控制器部分。
该显示装置还包括
所述图像解码部分:外部的CVBS信号通过JP17输入，经过RD271、CD213、LD38、 LD37、 CD214、 CD215、 RD148构成的滤波电路通过CD212耦合进入图 像解码；VGA信号经过PI接口输入，行同步信号HSYNCO与场同步VSYNCO 直接连接图像解码，红色信号RAIN、绿色信号GAIN、蓝色信号BAIN分别经 RD160、 RD161、 RD162、欧姆电阻到地，经LD46、 CD245、 CD239元件后连接 图像解码，其中的GAIN输入通道连接有RD159进入图像解码，图像解码的 输出经图像縮放到图像叠加单元。
所述图像縮放与图像叠加部分包含一颗高性能的DSP和与之连接的两 颗DDR SDRM1存储芯片，其中图像叠加把DVI接收器输入的底图图像、U盘 控制器/闪存控制器读取的底图图片，三者任意一个与经过图像縮放过来的 视频图像叠加。
所述微控制器部分采用一颗增强型80186控制器，协调图像解码、图 像縮放与图像叠加，闪存控制器、U盘控制器，图像输出、DVI接收器之间 相互有序的工作，接收主板控制信号并作出相应的处理，本控制器集成的闪 存控制器控制FLASH存储芯片UD9，用来保存图像处理单元控制器的程序， 同时可以存储高清晰的底图图片，JP9微控制器的仿真器接口，用于进行系 统仿真，提高系统开发进度。
所述DVI接收器部分采用TFP401芯片，实现DVI信号到TTL信号的
转换，并输入到图像叠加。
所述U盘控制器部分采用一颗USB控制芯片(SL811)实现，通过微 控制器I/O来控制USB芯片的读取U盘中存储的改清晰图片，并传入图像叠 加。
所述图像输出部分包括VGA输出和DVI输出，其中VGA输出由三路 lObit高速视频DA转换器组成，所用芯片是一个三路高速、数模转换器的单 片集成电路，它包括三路高速、IO位输入的视频DA转换器、标准的TTL输入和互补输出高阻抗的模拟输出电流源，DVI输出有专用的TTL转DVI芯片 TFP410实现。
本实用新型具有的有益效果通过增加U盘控制器和闪存控制器，很好
的解决了高清晰底图的问题，实现高清晰底图的完美拼接，具有可以方便快
捷的更换底图图片，可以通过DVI输入实时变换的底图信号(高分辨率的GIS
地图)，不需要专业人员操作，减少人力成本等特点。
图1是本实用新型的整体结构原理框图。
图2是本实用新型的拼接图像处理流程图。
图3是本实用新型的主板控制流程图。
图4是图1的图像解码电路原理图。
图5是图1的图像縮放和图像叠加电路原理图。
图6是图1的微控制器和闪存控制器电路原理图。
图7是图1的DVI接收器的电路原理图。
图8是图1的U盘控制器控制器电路原理图。
图9是图1的图像输出的电路原理图。
图10是图1的主板控制电路原理图。
图ll是图1的电源接口电路原理图。
图12是图1的控制总线接口电路原理图。
图中l拼接处理单元、ll图像叠加、12U盘控制器、13闪存控制器、 14 DVI接收器、15图像解码、16图像縮放、17图像输出、18微控制器、2 主板单元、21控制总线接口、 22主板控制单元、23电源接口。
具体实施方式
以下结合附图对本实用新型作进一步说明该装置的原理框图如图1，包括拼接处理单元1和主板单元2。其中图 像处理单元1包括图像解码15、图像縮放16 、 DVI接收器14、图像叠加11、 图像输出17、闪存控制器13、 U盘控制器12、微控制器18。主板单元2包 括控制总线接口 21、主板控制单元22和电源接口 23。本发明所述图像处理 单元1中包括的图像解码15可以连接外部的复合同步视频信号(CVBS)，制 式包括PAL、 NTSC、计算机以及其他图形处理设备输出的VGA信号。图像解 码15与图像縮放16连接，图像縮放16与图像叠加11连接，图像叠加11 与图像输出17、 DVI接收器14、 U盘控制器12、闪存控制器13连接。微控 制器18与控制总线接口 21连接。图像输出17可以连接外部的各种显示终 端(PDP， LCDTV， CRT, DLP)，控制单元22连接控制总线接口 21、电源接口 23和外部计算机，电源接口 23连接ATX电源。
本实用新型的一个拼接处理单元1就是一个完整的系统，差别是每个 拼接单元l的底图图片，是一幅完整图片的其中某一部分，多个处理单元l 的底图组成一幅完整图片。每个处理通道有自己的设备ID，相当于地址，控 制单元22通过发出带有不同的ID命令包实现对不同的图像处理单元的控 制。微控制器18能接收中央控制单元22发出的各种命令包，如输入通道的 切换、图像大小设定、亮度对比度调节、高清晰底图的切换……。
具体的工作方式，控制单元22、微控制器18接收到命令包后，通过命 令解析，判断命令包中ID码是否与自己的ID码相符合，符合就执行相应的 指令，不符合就丢掉该命令包。例如微控制器18接收到的是与自己ID相应 的通道切换的命令包，微控制器18切换输入通道，自动识别输入信号的模 式，图像解码15进行相应的解码工作，图像縮放16根据微控制器18设定 的值对图像解码15的图像放大縮小到指定的大小，图像叠加11完成图像縮 放16后的图像与DVI接收器14输入的底图图像或是U盘控制器l2、闪存控制器13读取的底图图片信号叠加功能，同时输出叠加后的信号给图像输出
17，微控制器18可以控制拼接处理单元1中的各个部分协调工作。流程图 见图2。
画面分割器的主板控制单元22，主要是接收计算机、红外遥控器的控制 信号，然后发出不同的命令包给不同的拼接处理单元1，起到命令转换，分 发的作用。流程图见图3。
本实用新型基于U盘或/和闪存的实现拼接器高清晰底图的装置，通过 在原有拼接处理单元基础上，加上U盘控制器12和闪存控制器13，很好的 解决了高清晰底图的问题，实现高清晰底图的完美拼接。图4是一个拼接处 理单元的原理图，其中包括图像解码15、图像縮放16、图像叠加ll、微控 制器18、 DVI接收器14、图像输出17、 U盘控制器12、闪存控制器13几个 部分原理图。图像解码15、图像縮放16、图像叠加ll、微控制器18、闪存 控制器13在具体的芯片体现上是一个整体，为了配合说明本发明的具体工 作原理，特意划分开来。
图像解码15:外部的CVBS信号通过JP17输入，经过RD271、 CD213、 LD38、 LD37、 CD214、 CD215、 RD148构成的滤波电路通过CD212耦合进入图 像解码15。 VGA信号经过Pl接口输入，行同步信号HSYNC0，与场同步VSYNC0 直接连接图像解码15、红色信号RAIN、绿色信号GAIN、蓝色信号BAIN分别 经RD160、 RD161、 RD162、 75欧姆电阻到地，通过LD46、 CD245、 CD239 等元件后连接图像解码15。其中的GAIN输入通道连接有RD159进入图像解 码15，可以输入同步信号符合在绿色通道的信号。图像解码15的输出到图 像縮放16与图像叠加11单元。
图像缩放16与图像叠加11单元是由包含一颗高性能的DSP，同时配 有两颗DDR SDRAM存储芯片组成。图像叠加11可以把DV工接收器14输入的底图图像、U盘控制器/闪存控制器读取的底图图片，三者任意一个与经过图
像縮放16过来的视频图像叠加。
微控制器18:采用一颗增强型80186架构的控制器，协调图像解码15、 图像縮放16与图像叠加11，闪存控制器13、 U盘控制器12，图像输出17、 DVI接收器14之间相互有序的工作，接收主板控制信号并作出相应的处理。 本控制器集成的闪存控制器13控制FLASH存储芯片UD9，用来保存图像处理 单元控制器的程序，同时可以存储高清晰的底图图片。JP9微控制器的仿真 器接口，能方便的进行系统仿真，提高系统开发进度。
DVI接收器14:采用TFP401芯片实现DVI信号到TTL信号的转换，输
入到图像叠加11.
U盘控制器12:采用一颗USB控制芯片(SL811)实现，通过微控制器 I/O来控制USB芯片的读取U盘中存储的改清晰图片，并传入图像叠加11 单元。
图像输出14:分为VGA输出和DVI输出。VGA输出由三路10bit高速视 频DA转换器组成。本电路所用芯片是一个三路高速、数模转换器的单片集 成电路，它包括三路高速、10位输入的视频DA转换器、标准的TTL输入和 互补输出高阻抗的模拟输出电流源。DVI输出有专用的TTL转DVI芯片TFP410实现。
主板2电路分为三部分，电源接口23、主板控制单元22、控制总线接 口 21。电源接口 23使用ATX电源引脚插座，能方便的使用现有的ATX电源， 并可以实现软开关机功能，ATX电源引脚为20脚，其中第一脚为方型，其 余为圆型，引脚定义如下，
1、 3.3V提供+3.3V电源，
2、 3. 3V提供+3. 3V电源，3 、 GND地线，
4、 5V提供+5V电源，
5、 GND地线，
6 、 5V提供+5V电源，
7、 GND地线，
8、 PW-OK Power 0K，指示电源正常工作，
9、 5VSB提供+5V Stand by电源，供电源启动电路用，
10、 12V提供+12V电源，
11、 3.3V提供+3. 3V电源，
12、 -12V提供-12V电源， 13 、 GND地线，
14、 PS-0N电源启动信号，低电平-电源开启，高电平-电源关闭，
15、 GND地线，
16、 GND地线，
17、 GND地线，
18、 -5V提供-5V电源，
19、 5V提供+5V电源， 20 、 5V提供+5V电源
9脚5VSB提供+5V Stand by电源用来给单片机AT89S52供电，该单片 机的功耗很小，5VSB完全能满足需要，单片机的P0. 0脚来软控制通过两个 与非门后控制ATX电源引脚14实现电源的启动与关闭。
主板控制单元22控制单元中单片机AT89S52通过U6 MAX232电平转换 后可以直接连接计算机串行接口，以及经USB接口转换的串行接口，接收计 算机的控制命令。红外遥控接收头的信号输入到U8单片机AT89S52的引脚8，在单片机内部进行解码。单片机对每个图像处理单元1的控制通过U8的引 脚7输出，U9的缓冲放大后分为8路输出到各图像处理单元l，通讯方式 19200BPS波特率，MCS-51串行口通讯方式1: 8位数据位，1位停止位，无 校验位。
控制总线接口 21在图9中画出了其中的四个，每个接口上有设备ID号 的设置位，通过B46、 B47、 B48、 B49、 B59电阻的连接实现不同的变换。由 于设备ID的位数为5，级联可以做到32级，可以有32个图像处理单元，这 在实际工程中完全满足需要。输入控制信号是经U9的缓冲放大MCU—TXD0连 接J1、 J2、 J3、 J4， MCUJTXD1连接J5、 J6、 J7、 J8， MCU—TXD2连接J9、 JIO、 Jll、 J12……。
权利要求1、一种基于U盘或/和闪存实现拼接高清晰底图显示的显示装置，包括图像信号的拼接处理单元和主板单元，其特征是所述图像信号的拼接处理单元包括图像解码部分、图像缩放部分、图像叠加部分、图像输出部分、DVI接收部分、闪存控制器部分、U盘控制器部分、微控制器部分和主板控制单元、电源接口、控制总线接口组成的主板单元；其中图像解码部分经图像缩放部分接图像叠加部分，微控制器部分经闪存控制器部分接图像叠加部分，图像叠加部分还分别接DVI接收部分、U盘控制器部分和图像输出部分，主板控制单元经控制总线接口接微控制器部分。
2、 如权利要求1所述的基于U盘或/和闪存实现拼接高清晰底图显示的 显示装置，其特征是所述图像解码部分外部的CVBS信号通过JP17输入， 经过RD271、 CD213、 LD38、 LD37、 CD214、 CD215、 RD148构成的滤波电路通 过CD212耦合进入图像解码；VGA信号经过Pl接口输入，行同步信号HSYNC0 与场同步VSYNCO直接连接图像解码，红色信号RAIN、绿色信号GAIN、蓝色 信号BAIN分别经RD160、 RD161、 RD162、欧姆电阻到地，经LM6、 CD245、 CD239元件后连接图像解码，其中的GAIN输入通道连接有RD159进入图像解 码，图像解码的输出经图像縮放到图像叠加单元。
3、 如权利要求1所述的基于U盘或/和闪存实现拼接高清晰底图显示的 显示装置，其特征是所述图像縮放与图像叠加部分包含一颗高性能的DSP 和与之连接的两颗DDR SDRAM存储芯片，其中图像叠加把DVI接收器输入的 底图图像、U盘控制器/闪存控制器读取的底图图片，三者任意一个与经过图像縮放过来的视频图像叠加。
4、 如权利要求1所述的基于U盘或/和闪存实现拼接高清晰底图显示的显示装置，其特征是所述微控制器部分采用一颗增强型80186控制器，控 制图像解码、图像縮放与图像叠加，和闪存控制器、U盘控制器，和图像输出、DVI接收器之间相互有序的工作；该80186控制器接收主板控制信号并 作出相应的处理；该80186控制器集成的闪存控制器控制FLASH存储芯片 UD9，用来保存图像处理单元控制器的程序，同时存储高清晰的底图图片； JP9微控制器设有用于进行系统仿真的仿真器接口 。
5、 如权利要求1所述的基于U盘或/和闪存实现拼接高清晰底图显示的 显示装置，其特征是所述DVI接收器部分采用TFP401芯片，实现DVI信 号到TTL信号的转换，并输入到图像叠加。
6、 如权利要求1所述的基于U盘或/和闪存实现拼接高清晰底图显示的 显示装置，其特征是所述U盘控制器部分采用一颗USB控制芯片(SL811) 实现，通过微控制器I/O来控制USB芯片的读取U盘中存储的改清晰图片， 并传入图像叠加。
7、 如权利要求1所述的基于U盘或/和闪存实现拼接高清晰底图显示的 显示装置，其特征是所述图像输出部分包括VGA输出和DVI输出，其中VGA 输出由三路10bit高速视频DA转换器组成，所用芯片是一个三路高速、数 模转换器的单片集成电路，它包括三路高速、IO位输入的视频DA转换器、 标准的TTL输入和互补输出高阻抗的模拟输出电流源;DVI输出有专用的TTL转DVI芯片TFP410实现。
专利摘要一种基于U盘或/和闪存实现拼接高清晰底图显示的显示装置，包括图像信号的拼接处理单元和主板单元，其特征是所述图像信号的拼接处理单元包括图像解码部分、图像缩放部分、图像叠加部分、图像输出部分、DVI接收部分、闪存控制器部分、U盘控制器部分、微控制器部分和主板控制单元、电源接口、控制总线接口组成的主板单元；其中图像解码部分经图像缩放部分接图像叠加部分，微控制器部分经闪存控制器部分接图像叠加部分，图像叠加部分还分别接DVI接收部分、U盘控制器部分和图像输出部分，主板控制单元经控制总线接口接微控制器部分。本装置通过增加U盘控制器和闪存控制器，很好的解决了高清晰底图的问题，实现高清晰底图的完美拼接。
文档编号G09G5/00GK201243360SQ200820095369
公开日2009年5月20日 申请日期2008年7月11日 优先权日2008年7月11日
发明者林春育, 川 高 申请人:深圳市创凯电子有限公司