显示面板驱动电路、显示装置的利记博彩app

专利名称：显示面板驱动电路、显示装置的利记博彩app
技术领域：
本发明涉及设置在显示装置中的源极驱动器(特别是数字驱动器)。
背景技术：
专利文献1揭示了用于显示装置的数字驱动器的一个构成例。其结构如图
9所示。图9记载的数字驱动器是对显示面板的每个数据信号线(S1……)设置 具备多个第一锁存电路LAT1和多个第二锁存电路LAT2的电路块。
该结构中，各电路块利用来自移位寄存器DFF的脉冲(第一锁存脉冲)，从 D0 D2读入应该提供给对应的1条数据信号线的3位数据；利用来自LP线 的脉冲(第二锁存脉冲)，将所述3位数据进行数模(DA)变换，作为模拟的信号 电位输出至各数据信号线(S1、 S2……)。
另外，专利文献l揭示了数字驱动器的其他构成例。其结构如图10所示。 图10记载的数字驱动器是对显示面板的每4条数据信号线(S1 S4、 S5 S8……)设置具备多个第一锁存电路LAT1和多个第二锁存电路LAT2的电路 块。
该结构将1个水平期间(第1 第4期间)分割为4份，以4条数据信号线 共有1个电路块。
艮P，在第1期间中，各电路块利用来自移位寄存器DFF的脉冲(第一锁存 脉冲)，从D0 D2读入应该提供给对应的数据信号线(S1、 S5……)的3位数据； 利用来自LPa、 LPb线的脉冲(第二锁存脉冲)，将所述3位数据进行数模变换， 作为模拟的信号电位输出至各数据信号线(S1、 S5……)。在接下来的第2期间， 各电路块利用来自移位寄存器DFF的脉冲(第一锁存脉冲)，从D0 D2读入应 该提供给对应的数据信号线(S2、 S6……)的3位数据；利用来自LPa、 LPb线 的脉冲(第二锁存脉冲)，将所述3位数据进行数模变换，作为模拟的信号电位 输出至各数据信号线(S2、 S6……)。这样一直进行到第4期间。专利文献l:日本专利公开特许公报「特开2003 — 58133号公报(
公开日
2003年2月28日)」

发明内容
然而，在图9记载的结构中，由于需要与数据信号线数(电路块的数量)X 数据的位数相等数量的第一锁存电路(LAT1)、和与第1锁存电路相同数量的第 二锁存电路(LAT2)，所以连接各第一锁存电路以及对应的第二锁存电路的布线 也会增大，存在驱动器大型化的问题。特别是驱动器和显示面板以单片形成的 时候，由于对布线的多层化有限制，所以布线数的增加对驱动器尺寸的影响较 大。
另外，图10记载的结构中，虽然可以降低电路块数量，但是为了将l个 水平期间分割为4份，需要进行数据的重新排列，存在的问题是必须要准备用 于此的外部存储器和运算电路。
本发明是鉴于上述问题而提出的，其目的是不要外部存储器和运算电路， 实现驱动器的小型化。
本发明的显示面板驱动电路，具备多个含有前级电路和后级电路的电路 块，在各电路块中来自前级电路的信号被传输至后级电路，其特征是，具备可 分别连接相邻的2个电路块的块间共有布线，该相邻2个电路块的各自的所述 信号通过所述块间共有布线被分时传输。
所述结构的相邻2个电路块分别使用同一块间共有布线，进行分时信号传 输。这样，在电路块间共有用于信号传输的布线，从而可以降低布线数，可以 縮小显示面板驱动电路的尺寸。特别是，在将显示面板驱动电路以单片形成于 显示面板的时候，由于布线数减少而带来的尺寸縮小效果较大。
在本显示面板驱动电路中，所述信号含有多个视频信号，所述前级电路具 有与各视频信号对应的前级信号电路，所述后级电路具有与各视频信号对应的 后级信号电路，所述块间共有布线具有与各视频信号对应的按信号共有布线，
各视频信号被输入至对应的前级信号电路，且通过对应的按信号共有布 线，也可以被传输至对应的后级信号电路。
另外，在本显示面板驱动电路中，也可以在各前级信号电路和与其对应的按信号共有布线之间具备开关电路。此时，也可以是属于第奇数个的电路块的 前级信号电路和与其对应的按信号共有布线间的开关电路与第1控制信号线连 接，属于第偶数个的电路块的前级信号电路和与其对应的按信号共有布线间的 开关电路与第2控制信号线连接。
另外，在本显示面板驱动电路中，也可以每个电路块具备1个信号经过电 路，在各电路块中设置有信号间共有布线，该信号间共有布线可连接其所属的 电路块中的所有后级信号电路，同时来自各后级信号电路的信号通过所述信号 间共有布线被分时传输至所述信号经过电路。这样的话，可以减少后级信号电 路和信号经过电路间的布线数，可以进一步縮小显示面板驱动电路的尺寸。另
外，所述信号经过电路也可以是数模转换器(DAC)电路。这样的话，可以削减 数模转换器电路的数量。
另外，在本显示面板驱动电路中，也可以是各前级信号电路具备与对应的 视频信号的位数相等数量的第一锁存电路，各后级信号电路具备与对应的视频 信号的位数相等数量的第二锁存电路，各按信号共有布线具备与对应的视频信 号的位数相等数量的布线。另外，向后级信号电路的第二锁存电路的锁存脉冲 只要通过与按信号共有布线不同的布线提供即可。此时，最好通过所述第l控 制信号线向属于第奇数个的电路块的后级信号电路的第二锁存电路提供锁存 脉冲，最好通过所述第2控制信号线向属于第偶数个的电路块的后级信号电路 的第二锁存电路提供锁存脉冲。
本发明的显示面板驱动电路，具备多个含有多个前级信号电路和与各前级 信号电路对应的后级信号电路的电路块，在各电路块中来自各前级信号电路的 信号被传输至与其对应的后级信号电路，其特征是，在各电路块中设置有块内 共有布线，该块内共有布线可连接其所属的电路块中的所有前级信号电路，同 时来自各前级信号电路的信号通过所述块内共有布线被分时传输。
这样，使用块内共有布线，将从各前级信号电路向对应的后级信号电路的 信号传输分时进行，从而可以降低布线数，可以縮小显示面板驱动电路的尺寸。 特别是，在将显示面板驱动电路以单片形成于显示面板的时候，由于布线数减 少而带来的尺寸縮小效果较大。
在本显示面板驱动电路中，所述信号含有多个视频信号，与各视频信号对应设有所述前级信号电路，且与各视频信号对应设有所述后级信号电路，各视 频信号被输入至对应的前级信号电路，且通过所述块内共有布线，也可以被传 输至对应的后级信号电路。
另外，在本显示面板驱动电路中，也可以在各前级信号电路和所述块内共 有布线之间具备与该前级信号电路对应的开关电路。
另外，在本显示面板驱动电路中，也可以是各前级信号电路具备与对应的 视频信号的位数相等数量的第一锁存电路，各后级信号电路具备与对应的视频 信号的位数相等数量的第二锁存电路，各块内共有布线具备与对应的视频信号 的位数相等数量的布线。另外，向后级信号电路的第二锁存电路的锁存脉冲只 要由与块内共有布线不同的布线提供即可。此时，最好设置与视频信号的数量 相等的控制信号线，向与各前级信号电路对应的开关电路的控制信号和向与该 前级信号电路对应的后级信号电路的第二锁存电路的锁存脉冲由同一控制信 号线提供。
本发明的显示装置的特征是，具备显示面板、和所述显示面板驱动电路。 此时，所述显示面板和显示面板驱动电路也可以单片形成。另外，作为上述显 示装置，例如可以举出有液晶显示装置。
如上所述，在本发明的显示面板驱动电路中，相邻的2个电路块分别用同
一块间共有布线进行信号传输。这样，在电路块间共有用于信号传输的布线， 从而可以减少布线数，可以缩小显示面板驱动电路的尺寸。


图1是表示本实施形态的数字驱动器的一个结构的电路图。
图2是具体表示图1记载的数字驱动器的一部分结构的电路图。
图3是具体表示图1记载的数字驱动器的一部分结构的电路图。
图4是表示图1记载的数字驱动器的变形例的电路图。
图5是表示本数字驱动器的其他结构的电路图。
图6是表示本液晶显示装置的结构的模式图。
图7是表示图1记载的数字驱动器的动作的时序图。
图8是表示图5记载的数字驱动器的动作的时序图。图9是表示以往的数字驱动器的结构的电路图。 图IO是表示以往的数字驱动器的结构的电路图。 标号说明
10 液晶显示装置(显示装置)
30 显示部
40 栅极驱动器
90 95 源极驱动器(显示面板驱动电路)
Q 块间共有布线
HR、 HG、 HB 按信号共有布线
CL 信号间共有布线
N 块内共有布线
T 传输切换块
iR、 iG、 iB (传输切换用)开关电路
MR、 MG、 MB 传输切换线(控制信号线)
Yl、 Y2锁存脉冲线(第1以及第2控制信号线)
具体实施例方式
基于图1 图8说明本实施形态如下。图6是表示本实施形态的液晶显示 装置的结构的方框图。如该图所示，本液晶显示装置10具备显示部30、栅极 驱动器40以及源极驱动器90。这里，显示部30、栅极驱动器40以及源极驱 动器90形成于同一基板上，构成所谓的板上系统(system onpanel)。对源极驱 动器90提供输入信号(视频数据)和各种控制信号。另外，在显示部30中，在 行(横)方向延伸的多条扫描信号线和列(纵)方向延伸的多条数据信号线的交点 附近设有像素。
图1是表示本液晶显示装置的源极驱动器的结构的电路图。本源极驱动器 90是根据从面板外输入的数字输入信号(例如6位)生成模拟的信号电位、并将 其提供给显示部30的各数据信号线的数字驱动器。
如图1所示，数字驱动器90具备多个信号处理块(未图示)；3条输入信 号线DR、 DG、 DB; 3条开关控制线PR、 PG、 PB;以及2条锁存脉冲线Y1、Y2(第1以及第2控制信号线)。
各信号处理块具备(移位寄存器内的)l个触发器F、 1个电路块g、 1个DAC、 以及1个分时开关块W，各信号处理块与显示部的3条数据信号线SR、 SG、 SB对应。另外，各分时开关块W具有3个模拟开关ER、 EG、 EB。
这里，各电路块g具备具有在列方向排列的3个前级锁存块(前级信号 电路)BR、 BG、 BB的前级电路；具有在列方向排列的3个后级锁存块(后级信 号电路)CR、 CG、 CB的后级电路；1个传输开关块T; 1个选择开关块K;以 及1个信号间共有布线(6位)CL。然后，在数字驱动器90内在行方向排列多个 电路块，在相邻的2个(例如第1和第2、第3和第4)电路块间设有块间共有布 线Q。并且，块间共有布线Q具备3个按信号共有布线HR、 HG、 HB。
传输开关块T具备3个开关电路iR、 iG、旧。这里，开关电路iR、 iG、 iB 分别具备与HR、 HG、 HB对应的6位的开关元件，传输开关块T具备18位 的开关元件。另外，选择开关块K具备3个开关电路JR、 JG、 JB。这里，选 择开关电路JR、 JG、 JB分别具备与后级锁存块CR、 CG、 CB对应的6位的开 关元件，选择开关块K具备18位的开关元件。
例如，第1信号处理块具备触发器F1、电路块gl、 DAC1、以及分时开关 块W1，与3条数据信号线SR1、 SG1、 SB1对应。另外，分时开关块W1具 备3个模拟开关ER1、 EG1、 EB1。这里，电路块gl具有3个前级锁存块 BR1、 BG1、 BB1; 3个后级锁存块CR1、 CG1、 CB1;传输开关块T1;选择 开关块K1;以及信号间共有布线CL1。另外，传输开关块T1具备3个开关电 路iRl、 iGl、 iBl，选择开关块K1具备3个开关电路JR1、 JG1、 JB1。并且， 在该电路块gl和其相邻的电路块g2间设有块间共有布线Ql，该块间共有布 线Q1具备按信号共有布线HR1、 HG1、 HB1。
这里，如图1所示，各前级锁存块与对应的触发器和对应的输入信号线连 接，并且通过对应的开关电路以及对应的按信号共有布线(6位)与对应的后级 锁存块连接。另外，各后级锁存块通过对应的开关电路以及信号间共有布线(6 位)与DAC连接，且与锁存脉冲线Yl或者Y2连接。
例如，前级锁存块BR1与触发器F1和输入信号线DR连接，并且通过开 关电路iRl以及按信号共有布线HR1(6位)与后级锁存块CR1连接。另外，后级锁存块CR1通过开关电路JR1以及信号间共有布线CL1(6位)与DAC1连接， 同时与锁存脉冲线Y1连接。另外，前级锁存块BR2与触发器F2和输入信号 线DR连接，并且通过开关电路iR2以及按信号共有布线HR1(6位)与后级锁 存块CR2连接。另外，后级锁存块CR2通过开关电路JR2以及信号间共有布 线CL2(6位)与DAC2连接，且与锁存脉冲线Y2连接。
各前级锁存块具备在列方向排列的6个第一锁存电路，各后级锁存块具备 在列方向排列的6个第二锁存电路。例如如图2所示，前级锁存块BR1具备 第一锁存电路LR1 LR6，后级锁存块CR1具备第二锁存电路Lrl Lr6。
若更具体说明该前级锁存块BR1以及后级锁存块CR1的连接关系，则如 下所述。即，属于前级锁存块BR1的6个第一锁存电路LR1 LR6全部与对 应的触发器F1连接。另夕卜，第一锁存电路LR1 LR6分别与输入信号线DR(6 位布线)内的对应布线(l位布线)连接。并且，第一锁存电路LR1 LR6分别通 过开关电路iRl以及按信号共有布线HR1(6位布线)内的对应布线与后级锁存 块CR1内的对应第二锁存电路连接。例如，第一锁存电路LR1通过开关电路 iRl以及按信号共有布线HR1内的对应布线(l位布线)与第二锁存电路Lrl连 接；第一锁存电路LR6通过开关电路iRl以及按信号共有布线HR1内的对应 布线(l位布线)与第二锁存电路Lr6连接。另一方面，第二锁存电路Lrl Lr6 全部与锁存脉冲线Y1连接，且通过对应的开关电路JR1以及信号间共有布线 CL1内的对应布线(l位布线)与DAC1连接。另夕卜，该锁存脉冲线Yl与所述开 关电路iRl连接。
另外，使用图l、 3更具体说明前级锁存块BR2以及与其对应的后级锁存 块CR2的连接关系如下。即，属于前级锁存块BR2的6个第一锁存电路LR1 LR6全部与移位寄存器内的对应的触发器F2连接。另外，第一锁存电路LR1 LR6分别与输入信号线DR(6位布线)内的对应的布线(l位布线)连接。并且， 第一锁存电路LR1 LR6分别通过开关电路iR2以及按信号共有布线HR1(6 位布线)内的对应布线(l位布线)与后级锁存块CR2内的对应第二锁存电路连 接。例如，第一锁存电路LRl通过开关电路iR2以及按信号共有布线HRl内 的对应布线(l位布线)与第二锁存电路Lrl连接；第一锁存电路LR6通过开关 电路iR2以及按信号共有布线HRl内的对应布线(l位布线)与第二锁存电路Lr6连接。另一方面，第二锁存电路Lrl Lr6全部与锁存脉冲线Y2连接，且通过 对应的开关电路JR2以及信号间共有布线CL2内的对应布线(l位布线)与 DAC2连接。另外，该锁存脉冲线Y2与所述开关电路iR2连接。
这样，属于第奇数个的电路块的后级锁存块全部与锁存脉冲线Yl连接， 属于第偶数个的电路块的后级锁存块全部与锁存脉冲线Y2连接。并且，属于 第奇数个的电路开关块的传输开关块(包含3个开关电路)与所述锁存脉冲线Yl 连接，属于第偶数个的电路开关块的传输开关块(包含3个开关电路)与所述锁 存脉冲线Y2连接。
这样，锁存脉冲线Yl若成为激活，则属于第奇数个的电路块的传输开关 块为开，同时锁存脉冲进入该电路块的后级锁存块，被第奇数个的电路块的前 级锁存块锁存的信号通过块间共有布线从后级锁存块输出。同样地，锁存脉冲 线Y2若成为激活，则属于第偶数个的电路块的传输开关块为开，同时锁存脉 冲进入该电路块的后级锁存块，被第偶数个的电路块的前级锁存块锁存的信号 通过块间共有布线从后级锁存块输出。
另外，各选择幵关块具有的3个开关电路(JR、 JG、 JB)分别与对应的开关 控制线(PR、 PG、 PB)连接。即，选择开关块K1的开关电路JR1与开关控制线 PR连接，开关电路JG1与开关控制线PG连接，开关电路JB1与开关控制线 PB连接。
另外，各DAC通过对应的分时开关块W与3条数据信号线连接。例如， DAC1通过分时开关块Wl与数据信号线SR1、 SG1、 SB1连接。
并且，各分时开关块W具有的3个模拟开关(ER、 EG、 EB)分别与对应的 开关控制线(PR、 PG、 PB)连接，且与对应的数据信号线(SR、 SG、 SB)连接。
例如，分时开关块W1的模拟开关ER1与开关控制线PR连接，且与数据 信号线SR1连接，模拟开关EG1与开关控制线PG连接，且与数据信号线SG1 连接，模拟开关EB1与开关控制线PB连接，且与数据信号线SB1连接。
这样，例如红(R)的信号处理是由与红的输入信号线DR连接的前级锁存块 BR、开关电路iR、按信号共有布线HR、后级锁存块CR1、开关电路JR、 DAC 以及模拟开关ER担任，处理后的模拟信号输出至红的数据信号线SR。绿(G) 以及蓝(B)的信号处理也一样。另外，各DAC分时担任3色的信号处理。数字驱动器90中的信号处理的流程如图7的时序图所示。图中，设R1 R640为与数据信号线SR1 SR640对应的6位输入信号数据，G1 G640为与 数据信号线SG1 SG640对应的6位输入信号数据，B1 B640为与数据信号 线SB1 SB640对应的6位输入信号数据。另外，设前级锁存块的输出信号为 Bo，后级锁存块的输出为Co。另外，Qol Qo320表示块间共有布线的信号， CLol CLo640表示信号间共有布线的信号。
在Fl的输出脉冲为低一高(激活)的时刻，前级锁存块BR1将输入信号Rl 锁存，前级锁存块BG1将输入信号G1锁存，前级锁存块BB1将输入信号B1 锁存。同样地，伴随着F2……F640的输出脉冲依次为高一低，(R2、G2、B2)
(R640、 G640、 B640)被依次锁存。
然后，在输入信号(R1、 Gl、 Bl)……(R640、 G640、 B640)全部被锁存后， 锁存脉冲线Yl的输出脉冲为高。据此，与Y1连接的传输开关块(属于第奇数
个的电路块的传输开关块)全部为开，被第奇数个的电路块的前级锁存块锁存 的输入信号(R1、G1、B1)……(R639、G639、B639)全部通过块间共有布线Q(HR、 HG、 HB)被输出至对应的后级锁存块。接着，锁存脉冲线Y2的输出脉冲为高。 据此，与Y2连接的传输开关块(属于第偶数个的电路块的传输开关块)全部为 开，被第偶数个的电路块的前级锁存块锁存的输入信号(R2、G2、B2)……(R640、 G640、 B640)全部通过块间共有布线Q(HR、 HG、 HB)被输出至对应的后级锁 存块。
接着，在开关控制线PR的输出脉冲为高的时刻，与开关控制线PR连接 的所有开关电路(JR1……)同时为开，输入信号(R1……)通过对应的信号间共有 布线(CL1……)被输入至DAC(l )。据此，输入信号(R1……R640)分别被变
换为模拟的信号电位(Ral……Ra640)。这里，开关控制线PR与对应的模拟开 关也连接，由于在开关控制线PR的输出脉冲为高的时刻与开关控制线PR连 接的所有模拟开关(ER1……)同时为开，所以信号电位(Ral……Ra640)分别通 过成为开的模拟开关被提供给对应的数据信号线(SR1……SR640)。
接着，在开关控制线PG的输出脉冲为高的时刻，与开关控制线PG连接 的所有开关电路(JG1……)同时为开，输入信号(G1……)通过对应的信号间共有 布线(CL1……)被输入至DAC(l )。据此，输入信号(G1……G640)分别被变换为模拟的信号电位(Gal……Ga640)。这里，开关控制线PG与对应的模拟开 关也连接，由于在开关控制线PG的输出脉冲为高的时刻与开关控制线PG连 接的所有模拟开关(EG1……)同时为开，所以信号电位(Gal……Ga640)分别通 过成为开的模拟开关被提供给对应的数据信号线(SG1……SG640)。
接着，在开关控制线PB的输出脉冲为高的时刻，与开关控制线PB连接 的所有开关电路(JB1……)同时为开，输入信号(B1……)被输入至对应的 DAC(l……)。据此，输入信号(B1……B640)分别被变换为模拟的信号电位 (Bal……Ba640)。这里，开关控制线PB与对应的模拟开关也连接，由于在开 关控制线PB的输出脉冲为高的时刻与开关控制线PB连接的所有模拟开关 (EB1……)同时为开，所以信号电位(Bal……Ba640)分别通过成为开的模拟开 关被提供给对应的数据信号线(SB1……SB640)。
另外，数字驱动器90也可以如图4那样构成。g卩，从图l表示的结构去 除选择开关块K、分时开关块W、 3条开关控制线PR、 PG、 PB，另一方面采 用对各信号处理块设置3个DAC的结构。其他结构与图1的结构一样。
图4的结构中，各信号处理块具备1个触发器F、 1个电路块g、以及3 个DAC。然后，信号处理块与显示部的3条数据信号线SR、 SG、 SB对应。
这里，该电路块g具备在列方向排列的3个前级锁存块BR、 BG、 BB; 在列方向排列的3个后级锁存块CR、 CG、 CB;以及1个传输开关块T。
然后，各后级锁存块通过1个DAC与1条数据信号线连接。例如，后级 锁存块CR1通过DAClr与数据信号线SR1连接，后级锁存块CG1通过DAClg 与数据信号线SG1连接，后级锁存块CG1通过DAClb与数据信号线SB1连 接。
如图1 4所示，相邻的2个电路块(例如gl、 g2)分别使用同一块间共有 布线Q，分时进行信号传输，从而可以削减驱动器内的布线数。并且，由于从 各后级锁存块(CR、 CG、 CB)通过同一信号间共有布线CL分时向DAC进行信 号传输，所以也可以削减后级锁存块和DAC间的布线数。据此，可以实现数 字驱动器的小型化。特别是将数字驱动器以单片形成在液晶面板的情况下，由 于布线数的减少而驱动器尺寸的縮小效果较大。
本数字驱动器也可以如图5那样构成。如该图所示，数字驱动器95具备多个信号处理块(未图示)；3条输入信号线DR、 DG、 DB; 3条开关控制线PR、 PG、 PB;以及3条(视频信号的数量)传输切换线(控制信号线)MR、 MG、 MB。
各信号处理块具备(移位寄存器内的)l个触发器F、 1个电路块g、 1个DAC、 以及1个分时开关块W，各信号处理块与显示部的3条数据信号线SR、 SG、 SB对应。另外，各分时开关块W具有3个模拟开关ER、 EG、 EB。
这里，各电路块g具备具有在列方向排列的3个前级锁存块(前级信号 电路)BR、 BG、 BB的前级电路；具有在列方向排列的3个后级锁存块(后级信 号电路)CR、 CG、 CB的后级电路；1个传输开关块T;块内共有布线N; l个 选择开关块K;以及1个信号间共有布线(6位)CL。
然后，数字驱动器95内在行方向排列多个电路块。另外，传输开关块T 具备3个开关电路iR、 iG、 iB。这里，开关电路iR、 iG、 iB分别具备与HR、 HG、 HB对应的6位的开关元件，传输开关块T具备18位的开关元件。另外， 选择开关块K具备3个开关电路JR、 JG、 JB。这里，选择开关电路JR、 JG、 JB分别具备与后级锁存块CR、 CG、 CB对应的6位的开关元件，选择开关块 K具备18位的开关元件。
例如，第1信号处理块具备触发器F1、电路块gl、 DAC1、以及分时开关 块W1，与3条数据信号线SR1、 SG1、 SB1对应。另外，分时开关块W1具 备3个模拟开关ER1、 EG1、 EB1。这里，电路块gl具有3个前级锁存块 BR1、 BG1、 BB1; 3个后级锁存块CR1、 CG1、 CB1;块内共有布线N1;传
输开关块T1;选择开关块K1;以及信号间共有布线CL1。另外，传输开关块
Tl具备3个开关电路iRl、 iGl、 iBl，选择开关块K1具备3个开关电路JR1、 JG1、 JB1。
这里，如图5所示，各前级锁存块与对应的触发器、对应的输入信号线连 接，并且通过传输开关块的对应开关电路以及块内共有布线(6位)与对应的后 级锁存块连接。另外，各后级锁存块通过选择开关块的对应开关电路以及信号 间共有布线(6位)与DAC连接，且与对应的传输切换线连接。与该传输切换线 连接有传输开关块的上述开关电路。
例如，前级锁存块BR1与触发器F1、输入信号线DR连接，并且通过开 关电路iRl以及块内共有布线N1(6位)与后级锁存块CR1连接。另夕卜，后级锁存块CR1通过开关电路JR1以及信号间共有布线CL1(6位)与DAC1连接，同 时与传输切换线MR连接。与该传输切换线MR连接有(传输开关块Tl的)开 关电路iRl。
这样，后级锁存块CR与传输切换线MR连接，后级锁存块CG与传输切 换线MG连接，后级锁存块CB与传输切换线MB连接。并且，传输开关块的 开关电路iR与传输切换线MR连接，开关电路iG与传输切换线MG连接，开 关电路iB与传输切换线MB连接。
据此，传输切换线MR若成为激活，则传输开关块的开关电路iR为开， 同时锁存脉冲进入后级锁存块CR，被前级锁存块BR锁存的信号通过块内共 有布线N从后级锁存块CR被输出。同样地，传输切换线MG若成为激活，则 传输开关块的开关电路iG为开，同时锁存脉冲进入后级锁存块CG，被前级锁 存块BG锁存的信号通过块内共有布线N从后级锁存块CG被输出。同样地， 传输切换线MB若成为激活，则传输开关块的开关电路iB为开，同时锁存脉 冲进入后级锁存块CB，被前级锁存块BB锁存的信号通过块内共有布线N从 后级锁存块CB被输出。
另外，各选择开关块具有的3个开关电路分别与对应的开关控制线连接。 即、选择开关块K1的开关电路JR1与开关控制线PR连接，开关电路JG1与 开关控制线PG连接，开关电路JB1与开关控制线PB连接。
另外，各DAC通过对应的分时开关块与3条数据信号线连接。例如，DAC1 通过分时开关块W1与3条数据信号线SR1、 SG1、 SB1连接。
并且，各分时开关块具有的3个模拟开关分别与对应的开关控制线连接， 且与对应的数据信号线连接。例如，分时开关块W1的模拟开关ER1与开关控 制线PR连接，且与数据信号线SR1连接，模拟开关EG1与开关控制线PG连 接，且与数据信号线SG1连接，模拟开关EB1与开关控制线PB连接，且与数 据信号线SB1连接。
然后，例如红(R)的信号处理是由与红的输入信号线DR连接的前级锁存块 BR1、以及与其对应的开关电路iRl、块内共有布线N1、后级锁存块CR1、开 关电路JR1、以及模拟开关ER1担任。绿(G)以及蓝(B)的信号处理也一样。另 外，DAC1分时担任3色的信号。数字驱动器95中的信号处理的流程如图8的时序图所示。图中，设R1 R640为与数据信号线SR1 SR640对应的6位输入信号数据，G1 G640为与 数据信号线SG1 SG640对应的6位输入信号数据，B1 B640为与数据信号 线SB1 SB640对应的6位输入信号数据。另外，Nol No640表示块内共有 布线的信号，CLol CLo640表示信号间共有布线的信号。
Fl的输出脉冲为低一高(激活)的时刻，前级锁存块BR1将输入信号R1锁 存，前级锁存块BG1将输入信号Gl锁存，前级锁存块BB1将输入信号Bl锁 存。同样地，伴随着F2……F640的输出脉冲依次为高一低，(R2、 G2、 B2)
(R640、 G640、 B640)被依次锁存。
然后，在输入信号(R1、 Gl、 Bl)……(R640、 G640、 B640)全部被锁存后， 传输切换线MR的输出脉冲为高。据此，与MR连接的开关电路iR全部为开， 被前级锁存块BR锁存的输入信号(R1 R640)全部通过块内共有布线N被输出 至后级锁存块CR。接着，传输切换线MG的输出脉冲为高。据此，与MG连 接的开关电路iG全部为开，被前级锁存块GR锁存的输入信号(G1 G640)全 部通过块内共有布线N被输出至后级锁存块CG。接着，传输切换线MB的输 出脉冲为高。据此，与MB连接的开关电路iB全部为开，被前级锁存块BG 锁存的输入信号(G1 G640)全部通过块内共有布线N被输出至后级锁存块 CB。
接着，在开关控制线PR的输出脉冲为高的时刻，与开关控制线PR连接 的所有开关电路(JR1……)同时为开，输入信号(R1……)通过对应的信号间共有 布线(CL1 )被输入至DAC(l……)。据此，输入信号(R1……R640)分别被变
换为模拟的信号电位(Ral……Ra640)。这里，开关控制线PR与对应的模拟开 关也连接，由于在开关控制线PR的输出脉冲为高的时刻与开关控制线PR连 接的所有模拟开关(ER1……)同时为开，所以信号电位(Ral……Ra640)分别通 过成为开的模拟开关被提供给对应的数据信号线(SR1……SR640)。
接着，在开关控制线PG的输出脉冲为高的时刻，与开关控制线PG连接 的所有开关电路(JG1……)同时为开，输入信号(G1……)通过对应的信号间共有 布线(CL1……)被输入至DAC(l……)。据此，输入信号(G1 G640)分别被变
换为模拟的信号电位(Gal……Ga640)。这里，开关控制线PG与对应的模拟开关也连接，由于在开关控制线PG的输出脉冲为高的时刻与开关控制线PG连 接的所有模拟开关(EG1……)同时为开，所以信号电位(Gal……Ga640)分别通 过成为开的模拟开关被提供给对应的数据信号线(SG1……SG640)。
接着，在开关控制线PB的输出脉冲为高的时刻，与开关控制线PB连接 的所有开关电路(JB1……)同时为开，输入信号(B1……)被输入至对应的 DAC(l……)。据此，输入信号(B1……B640)分别被变换为模拟的信号电位 (Bal……Ba640)。这里，开关控制线PB与对应的模拟开关也连接，由于在开 关控制线PB的输出脉冲为高的时刻与开关控制线PB连接的所有模拟开关 (EB1……)同时为开，所以信号电位(Bal……Ba640)分别通过成为开的模拟开 关被提供给对应的数据信号线(SB1……SB640)。
这样，将从各前级锁存块向对应的后级锁存块的信号传输(BR—CR、 BG —CG、 BB—CB)使用同一条块内共有布线N分时进行，从而可以削减布线数。 并且，由于从各后级锁存块(CR、 CG、 CB)通过同一条信号间共有布线CL向 DAC分时进行信号传输，所以也可以削减后级锁存块和DAC间的布线数。据 此，可以实现数字驱动器的小型化。特别是，在将数字驱动器以单片形成于液 晶面板的时候，由于布线数减少而带来的尺寸縮小效果较大。
本发明并非限定于上述各实施形态，在权利要求所示的范围内可以进行种 种变更，对于将不同的实施形态中分别揭示的技术内容适当组合得到的实施形 态，也包含在本发明的技术范围内。
工业上的实用性
本发明的显示面板驱动电路适合于液晶显示装置等的源极驱动器(特别是 数字驱动器)。
权利要求
1. 一种显示面板驱动电路，具备多个含有前级电路和后级电路的电路块，在各电路块中来自前级电路的信号被传输至后级电路，其特征在于，具备可分别连接相邻的2个电路块的块间共有布线，该相邻2个电路块的各自的所述信号通过所述块间共有布线被分时传输。
2. 如权利要求l所述的显示面板驱动电路，其特征在于， 所述信号含有多个视频信号，所述前级电路具有与各视频信号对应的前级信号电路， 所述后级电路具有与各视频信号对应的后级信号电路， 所述块间共有布线具有与各视频信号对应的按信号共有布线， 各视频信号被输入至对应的前级信号电路，且通过对应的按信号共有布 线，被传输至对应的后级信号电路。
3. 如权利要求2所述的显示面板驱动电路，其特征在于， 在各前级信号电路和与其对应的按信号共有布线之间具备开关电路。
4. 如权利要求3所述的显示面板驱动电路，其特征在于， 属于第奇数个的电路块的前级信号电路和与其对应的按信号共有布线间的开关电路与第1控制信号线连接，属于第偶数个的电路块的前级信号电路和与其对应的按信号共有布线间 的开关电路与第2控制信号线连接。
5. 如权利要求2所述的显示面板驱动电路，其特征在于， 每个电路块具备1个信号经过电路，在各电路块中设置有信号间共有布线，该信号间共有布线可连接其所属的 电路块中的所有后级信号电路，且来自各后级信号电路的信号通过所述信号间 共有布线被分时传输至所述信号经过电路。
6. 如权利要求4所述的显示面板驱动电路，其特征在于， 各前级信号电路具备与对应的视频信号的位数相等数量的第一锁存电路， 各后级信号电路具备与对应的视频信号的位数相等数量的第二锁存电路， 各按信号共有布线具备与对应的视频信号的位数相等数量的布线。2
7. 如权利要求6所述的显示面板驱动电路，其特征在于， 向后级信号电路的第二锁存电路的锁存脉冲由与按信号共有布线不同的布线提供。
8. 如权利要求7所述的显示面板驱动电路，其特征在于，由所述第1控制信号线向属于第奇数个的电路块的后级信号电路的第二锁 存电路提供锁存脉冲，由所述第2控制信号线向属于第偶数个的电路块的后级信号电路的第二锁 存电路提供锁存脉冲。
9. 如权利要求5所述的显示面板驱动电路，其特征在于， 所述信号经过电路是数模转换器电路。
10. —种显示面板驱动电路，具备多个含有多个前级信号电路和与各前级 信号电路对应的后级信号电路的电路块，在各电路块中来自前级信号电路的信 号被传输至与其对应的后级信号电路，其特征在于，在各电路块中设置有块内共有布线，该块内共有布线可连接其所属的电路 块中的所有前级信号电路，且来自各前级信号电路的信号通过所述块内共有布 线被分时传输。
11. 如权利要求IO所述的显示面板驱动电路，其特征在于， 所述信号含有多个视频信号，与各视频信号对应设有所述前级信号电路，且与各视频信号对应设有所述 后级信号电路，各视频信号被输入至对应的前级信号电路，且通过所述块内共有布线，被 传输至对应的后级信号电路。
12. 如权利要求ll所述的显示面板驱动电路，其特征在于， 在各前级信号电路和所述块内共有布线之间具备与该前级信号电路对应的开关电路。
13. 如权利要求12所述的显示面板驱动电路，其特征在于， 各前级信号电路具备与对应的视频信号的位数相等数量的第一锁存电路， 各后级信号电路具备与对应的视频信号的位数相等数量的第二锁存电路， 各块内共有布线具备与对应的视频信号的位数相等数量的布线。
14. 如权利要求13所述的显示面板驱动电路，其特征在于，向后级信号电路的第二锁存电路的锁存脉冲由与块内共有布线不同的布 线提供。
15. 如权利要求14所述的显示面板驱动电路，其特征在于， 具备与视频信号的数量相等的控制信号线，向与各前级信号电路对应的开关电路的控制信号和向与该前级信号电路 对应的后级信号电路的第二锁存电路的锁存脉冲由同一控制信号线提供。
16. —种显示装置，其特征在于，具备显示面板和如权利要求1 15的任意一项记载的显示面板驱动电路。
17. 如权利要求16所述的显示装置，其特征在于， 所述显示面板和显示面板驱动电路以单片形成。
全文摘要
本发明以不要外部存储器和运算电路、缩小驱动器的电路面积为课题。本发明是具备多个含有前级电路(BR、BG、BB)和后级电路(CR、CG、CB)的电路块(g)，在各电路块中来自前级电路(BR、BG、BB)的信号被传输至后级电路(CR、CG、CB)的显示面板驱动电路，具备可分别连接相邻的2个电路块的块间共有布线(Q)，相邻的2个电路块(例如g1、g2)的各自的所述信号通过块间共有布线(例如Q1)被分时传输。
文档编号G09G3/20GK101443838SQ200780017449
公开日2009年5月27日 申请日期2007年3月20日 优先权日2006年5月24日
发明者清水新策, 白木一郎, 酒井保 申请人:夏普株式会社