专利名称：具有降低的噪声的纳米硅基液晶芯片的利记博彩app
技术领域：
本发明涉及半导体芯片设计，尤其涉及硅基液晶(LCoS)元件的设计。交叉引用的相关申请本申请要求以下两项优先权申请号为60/710, 993、发明名称为"具有 降低的噪声的纳米硅基液晶(LCoS)芯片"、申请日为2005年8月23日的美 国临时申请；以及发明名称为"具有降低的噪声的纳米硅基液晶(LCoS)芯 片"、申请日为2006年8月15日的美国专利申请，这些申请通过参考整体地 结合在本发明之中。
背景技术：
具有硅基液晶(LCoS, Liquid Crystal on Silicon)结构的微型显示器件(或 等效的LCoS器件)在许多微型显示领域的应用越来越普遍，比如，大屏幕电 视、计算机监控器、投影机等。LCoS器件通常具有半导体衬底以及位于半导 体衬底上的液晶，穿过液晶的光由适当的光学系统放大，以将在液晶上形成的 图像显示给肉眼。一般而言，生成良好的LCoS图像的最主要因素是对比度、亮度和分辨率。 分辨率可由图像内的像素数目确定。目前有限定用于各种电子用途的多种分辨 率标准。例如，常规的高清电视(HDTV)屏幕在水平和垂直方向上的扫描线 分别为1920和1080。通常，较高的分辨率可以产生较好的图像质量。亮度是 指LCoS图像的背光发光。对于给定的对比度和分辨率而言，可以通过提高图 像亮度来提高图像的清晰度。对比度或对比率是指可产生的最亮的白色和可产 生的最暗的黑色之间的发光度之比。对比率是所感知的图像质量的决定性因素如果图像有高的对比率，观察人员就会判断该图像比具有较低对比率的图像清晰，尽管该较低对比率的图像具有相当高的分辨率。因此，改善LCoS器件的图像质量的一种方法可以是提高分辨率，即提高 用于在液晶上显示图像的像素数目。 一般而言，当分辨率提高时，每个像素的 尺寸会减小，从而提高两个相邻像素以及LCoS器件芯片中的电路元件之间的 空间接近度。空间接近度的提高可能会导致由元件之间串音或电路元件之间的 耦合效应滋生的电噪声。通常，常规的非LCoS半导体芯片不采用高压信号， 这样电噪声较小。然而，典型的LCoS微型显示器件芯片可要求高压信号以在 液晶中形成图像。当高压信号穿过电路元件传输时，电串音或耦合效应可能达 到很高的水平。因此，这种方法的主要技术挑战在于如何抑制电串音和/或耦合 效应。改善图l象质量的另 一种方法可以是提高对比率和/或用精确的方式控制对 比灰度等级。典型的液晶显示(LCD, Liquid Crystal Display )器显示图^f象时， 可将时域劈裂成多个帧或区间。然后，帧中加载在每个像素的电压极性可能会 交替，其中，电压的数量级确定像素的图像的灰度级。例如，可以在峰间电压 Vpp为IO伏特时以10比特的分辨率显示红色。这样，在灰度等级中，加载到 像素的电压为0.0049 ( = 10/21G)伏特。因此，如果电路元件具有几毫伏的电 压泄露，就可能不会产生预期的红色，即显示出来的可能是不合格的白色。由 于电压泄漏的 一个主要来源可能是两个相邻电路元件间的串音和/或元件间的 串音，因此这种方法的主要挑战也是如何减少电串音和/或耦合效应。LCoS器件的半导体芯片部分可具有电噪声的另一个来源漫射光。漫射 光噪声可由无意间进入芯片的光导致。漫射光可以产生通常转变为电噪声的电 子空穴对，这些电子空穴对产生与串音和/或耦合效应类似的效应。出于上述原因，往往希望设计一种降低的电噪声的电路。而且，由于商业 显示器像素存储容量的快速发展并因此而导致每个像素尺寸可大大减小，所以 抑制电噪声将成为LCoS芯片布局的迫切需要。发明内容本发明提供一种LCoS芯片，这种LCoS芯片设计用于抑制芯片的电子元 件之间的串音以及进入芯片的漫射光滋生的电噪声。这种LCoS芯片包括多个 多晶层和金属层，这些多晶层和金属层设置在硅衬底上并构造成减少噪声，其 中，在这些层之间插入村层。在本发明的一个方面， 一种硅基液晶(LCoS)芯片包括硅衬底，所述 硅村底具有在所述硅衬底上形成的存储单元阵列；第一多晶硅层，所述第一多 晶硅层设置在硅衬底上，且形成平行延伸并穿越存储单元的字线；金属层，所 述金属层设置在所述第一多晶硅层上，且形成平行延伸并穿越存储单元的位 线，位线与字线相互正交；以及第二多晶硅层，所述第二多晶硅层设置在所述 第一多晶硅层与金属层之间，且在位线和字线的交叉点之间具有屏蔽部分，这 样，屏蔽部分就降低字线与位线之间的串音。在本发明的另一个方面， 一种硅基液晶(LCoS)芯片包括硅衬底，所 述硅衬底具有在所述石圭衬底上形成的存储单元阵列；以及金属层，所述金属层 淀积在硅衬底上，且包括位线和位线屏蔽，每个位线屏蔽降低相邻的两条位线 之间的串音。在本发明的再另一个方面， 一种硅基液晶(LCoS)芯片包括硅衬底， 所述硅衬底具有在所述硅衬底上形成的存储单元阵列，每个存储单元包括N活 性区和P活性区；第一多晶硅层，所述第一多晶硅层设置在硅衬底上，并形成 多条平行延伸并穿越存储单元的字线；第二多晶硅层，所述第二多晶硅层设置 在第一多晶硅层上，且形成设置在衬底上没有被字线覆盖的区域之上的多个第 一电容器极板；第三多晶硅层，所述第三多晶硅层设置在第二多晶硅层上，且 包括设置在第一电容器极板上的多个第二电容器极板，第一和第二电容器极板 形成存储单元的电容存储器节点；第一金属层，所述第一金属层设置在第三多 晶硅层上，且形成多条平行延伸并穿越存储单元的位线，位线与字线相互正交，第一金属层包括多个节点屏蔽以及耦合到第二多晶硅层和N活性区的多个第 一连接节点，每个节点屏蔽围绕在一个第一连接节点周围，以降低位线与电容 存储器节点之间的串音，第 一金属层还包括用于降低位线之间的串音的多个位 线屏蔽；第三多晶硅层包括位于位线和字线的交叉点之间的屏蔽部分，从而降 低位线和字线之间的串音；第二金属层，所述第二金属层用于阻挡进入存储单 元的漫射光，且包括多个第二连接节点，将每个第二连接节点耦合到一个第一 连接节点；以及第三金属层，所述第三金属层用于向位于存储单元上的液晶加 载电压，从而在液晶中形成图像，第三金属层包括多个触点，这些触点用于将 第三金属层连接到第二连接节点。
图1为根据本发明的纳米LCoS芯片的分解透视图；图2为图1所示的纳米LCoS芯片的硅部分的俯视图；图3为图1所示的硅片中包括的纳米LCoS元件的等效电路图；图4A为包括四个納米LCoS元件的纳米LCoS元件单元的俯^见图，该图示出了根据本发明的单元的N活性层和P活性层；图4B为才艮据本发明在示于图4A中的N活性层和P活性层上形成的第一多晶(Poly - 1)层的俯一见图；图4C为根据本发明在示于图4B中的Poly - 1层上形成的第二多晶(Poly-2)层的俯视图；图4D为根据本发明在示于图4C中的Poly - 2层上形成的第三多晶(Poly -3)层的俯视图；图4E为根据本发明在示于图4D中的Poly - 3层上形成的第一金属(Metal -1)层的俯^L图；图4F为根据本发明在示于图4E中的Metal - 1层上形成的第二金属(Metal -2)层的俯^L图；图4G为根据本发明在示于图4F中的Metal - 2层上形成的第三金属(Metal -3)层的俯^L图；以及图4H为分别示于图4B、 4D和4E中的Poly - 1层、Poly - 3层和Metal-1层的俯视图。
具体实施方式
参看图1,图1为根据本发明的一种纳米LCoS芯片的分解透视图，用100 表示。如图所示，纳米LCoS芯片可包括玻璃部分(或等效的玻璃侧面)102 和石圭部分104。玻璃部分102可包括玻璃108,优选用石英、熔融石英或高 温玻璃制成；抗反射(AR)层106,用于保护玻璃108免受机械损伤并减少来 自玻璃108的顶部表面的入射光132a的反射；氧化铟锡(ITO)层110;顶部 无才几调整层112，优选用二氧化硅制成，并与液晶130接触且防止ITO层110 与液晶层130发生反应；以及石友纳米管(CNT)支柱(pillar)或柱(column) 116，生长在金属种层(metal seed layer) 114上。在替代实施例中，可采用具 有高透射度的CNT薄层代替ITO层110。 CNT薄层可以与CNT支柱116紧密 黏着，因此能够为CNT支柱116提供增强的机械结合强度。CNT支柱116可以生长在预先形成于玻璃108上的金属种层114上。然后， ITO层110和无机调整层112可以淀积在玻璃108的整个表面上。硅部分104可包括包括具有多晶层和金属层(将参考图4A至4H对这 些层进行详细说明)的电i 各的硅片120; CNT对应部分(counterpart)或凹入 部分(female) 122，用于容纳CNT支柱116;垫片126,用于输^/输出硅片 120中的电路的电信号；钝化层(为简便起见，未在图1中示出)，形成于硅片 120的表面上；以及底部无机调整层117，形成于钝化层上。液晶130可以包 含在由液晶胶层128、顶部无机调整层112以及底部无机调整层117限定的空 间内。可选地，硅片120可以安装在提供额外机械强度的衬底118上。纳米 LCoS芯片IOO的详细描述见申请号为11/224, 912、发明名称为"珪基液晶微型显示中的碳纳米管技术"、申请日为2005年9月12日的美国专利申请，该 申请通过参考整体地结合在本发明之中。
如图1所示，入射光132a可以穿过玻璃部分102中的各层以及液晶130。 液晶130的一部分可以位于像素区202 (如图2所示)上方，像素区202包括 像素阵列，优选地，该像素阵列包括1920 x 1080个像素，并在ITO层110和 像素区202之间存在电压差的条件下形成图像。入射光132a可以穿过该图像， 然后从硅片120的顶部表面反射并再次穿过该图像。然后，载有该图像信息的 光132b可再次穿过玻璃部分102并离开纳米LCoS芯片100。
图2为图1所示的石圭部分104的俯一见图。如图所示，CNT对应部分或CNT 支柱凹入部分122可以通过连4妄^/L构204电连4^到ITO电压(VITO)垫片126a 和126n， Vnx)垫片126a和126n可以连接到能够提供电压VITO的电源。每个 CNT支柱116都是良好的电导体，且可以形成从Vrro垫片126a和126n至ITO 层110的电连接的一部分。Vnx)可用于控制加载到ITO层110的电压，从而控 制加载到液晶顶部表面的电压。
纳米LCoS芯片100可以操作以形成单色图像。通常需要三个纳米LCoS 芯片来为肉眼显现全色图像。可以采用納米LCoS调整键123来调整三个纳米 LCoS芯片之间的方位，可以将这些键123连接到Vrro垫片126a和126n。如 图2所示，这些调整键123位于液晶130上方。通过在键123上加载VIT0 (更 明确地来讲，通过在ITO层110和硅片120的顶部金属层之间加载电压差Vnx))， 液晶130的一部分可变为透明的，即光调整键123变得可见。这些键123可在 硅片120上形成。每个CNT调整键125在玻璃部分102 (图2中未标出)和硅 片120上具有一对标记，这些CNT调整键125可用于在玻璃部分102和硅片 120两个部分结合或配对过程中调整它们之间的方位。硅片120可以包括外围 区206和液晶填充区208。液晶填充区208可以包括"像素区202, ^象素阵列位 于像素区202下方。结合图3至4H对像素布局进行描述。
图3为根据本发明的两个相邻的纳米LCoS元件324a和324b的等效电路图。在图3中，实线用于表示两个元件324a至324b中的电路元件，虚线用于 表示由每个LCoS元件控制的液晶322的一部分。两个元件324a和324b的布 局可以相对于线325对称。因此，为简《更起见，下文Y又对一个元件324a进4亍 说明。
元件324a可以用一对晶体管306a和电容器308a表示。Poly - 1层(或简 称Poly- 1 ) 302可起到字线的作用，并连接到晶体管306a和306b的栅极。 Poly - 1层302还可以连接到其他晶体管。电容器308a可包括Poly - 2 (层) 310a和Poly-3(层)312a。 Poly - 1层302、 Poly - 2层310a和Poly - 3层312a 可以用常规的多晶硅制成。位线304a可包括在Metal - 1层413(如图4E所示) 中，并耦合到晶体管306a。 Poly-2层310a也可以在节点314a处耦合到晶体 管306a。正如将结合图4E说明的那样，节点314a可以以Metal - 1层413的 多边形元件来实现。
液晶322a的一部分可以由元件324a控制以形成图像的一部分，液晶322a 的该部分可等效于一对电阻器318a和电容器320a,并可由它们表示。元件324a 的Metal-3层316a (在下面参考图4G进行详细描述)可以形成电容器320a的 底板，Metal-3层316a连接到节点314a。液晶322a可以在Metal-3层316a与 电压为Vrro的ITO层110 (图1 )之间存在电压差的条件下形成图像。可以采 用常规的半导体生长技术制成元件324a和324b。将结合图4A至4B对元件 324a中包含的电路元件的功能和形状进行说明。
正如前面所提及的那样，LCoS硅片120的噪声源主要有两个串音和漫 射光。串音和/或耦合均与相邻元件之间的电耦合以及元件324中电^各元件之间 的电干扰有关。硅片120可要求高压信号(VIT0)以在液晶130中形成图像。 当高压信号通过硅片120的电路元件传输时，可引起串音和/或耦合。漫射光噪 声可以由无意中进入硅片120中的入射光132a (图1 )的一部分引起。漫射光 可以产生电子空穴对，电子空穴对通常会被转换成电噪声。正如将结合图4A 至4H所讨论的那样，可布置硅片120的多晶硅层即Poly-1， Poly-2和Poly-3层以及金属层，以减小/抑制噪声。在z轴方向(图1),这些层中的每一层
都可由适当的填充材料与其相邻的层隔离，并采用常规的半导体加工技术制成。
图4A为根据本发明包含于纳米LCoS元件单元400内的高压N活性区404 和P活性区402的俯视图，元件单元400具有四个相邻的纳米LCoS元件401a 至401d。 N活性区404和P活性区402可以设置在硅衬底上。如图所示，两条 线406和408限定了四个相邻元件401a至401d,位于^象素区202 (图2 )下方 的像素阵列可以包括多个以矩阵形式的元件单元400。高压N活性区404可以 是晶体管306 (图3 )的源极，P活性区402可起到P - sub分路器的作用。正 如将在后面说明的那样，高压N活性区404和P活性区402可以在z轴方向(图 1)用连接机构连接到元件401a至401d的其他层。值得注意的是，每个P活 性区402可以位于四个相邻元件的交角上方，而每个N活性区404可以位于两 个相邻元件上方，如401b和401d上方。
图4B为示于图4A中的P活性层和N活性层上形成的Poly - 1层(或简 称Poly - 1 ) 302的俯视图。Poly - 1层302可以对应于晶体管306 (图3 )的 栅极，并起到字线的作用。值得注意的是，在P活性层/N活性层与Poly - 1层 302之间可淀积填充材料，但为了简便起见，衬层未在图4B中示出。
图4C为Poly - 1层302上形成的Poly - 2层(或简称为Poly - 2 )的俯视 图。如图所示，当从上方看时，可确定Poly-1层302的形状和位置，以避免 与Poly- 2层310的重叠，〃Mv而减少它们之间的串音所导致的电噪声。
图4D为示于图4C中的Poly-2层310上形成的Poly - 3层(或筒称为 Poly - 3 ) 312的俯视图。每层Poly - 3层312可具有孔410,以形成用于Poly -2层310和图4E中示出的节点314之间的连接的通道(更明确地来讲，是 图4E中的4妄点434)。如图3所示，Poly-2层310和Poly-3层312可以形成
电容器308，其中Poly-2层310可起到电容存储器节点(电容器308的一个 电容器极板)的作用。图4E示出了图4D中Poly - 3层312上形成的Metal - 1层(或简称为Metal -1)413。如图所示，包含在纳米LCoS元件单元400中的Meta卜1层413可 以包括两条位线304;接地的位线屏蔽(bit line shield) 432，用于屏蔽两条 位线304之间的串音；四个节点314,将每个节点通过孔(Vias )或触点434 和436分别连接到Poly - 2层310和N活性区404;以及两个接地的节点屏蔽 430,用于屏蔽位线304和节点314之间的串音。触点439可以将位线屏蔽432 连接到P活性区402 (图4A)，从而向P活性区402提供接地。触点或孔438 可以将位线304连接到图4A中的N活性区404。
如上所述，每个节点314可以包"^舌两个触点434和436，分别用于连接到 Poly-2层310和N活性区404。当节点314与位线304接近时，位线304可 与节点314相互作用而引起噪声。这种噪声可能通过触点434传递到Poly-2 层310,从而干扰元件电容器308 (图3)的电压水平。每个节点屏蔽430可以 接地并插在位线304和节点314之间，从而抑制位线304和节点314之间的耦 合或相互作用。值得注意的是，衬层可以淀积在Poly - 3层和Metal - 1层之间， 但为了简便起见，图4E中未示出衬层。
图4F为图4E中的Metal - 1层431上形成的Metal - 2层440的俯^L图。 Metal-2层440可以阻挡漫射光进入Metal - 2层440以下的各层中。漫射光 是入射光132a (图1 )的一部分，入射光132a通过Metal-3层(如图4G所示) 中的间隙进入硅片120中。漫射光可以产生电子空穴对，电子空穴对通常会被 转变为电噪声。如图4F所示，纳米LCoS元件单元400的大部分被Metal - 2 层440覆盖，以^使大部分漫射光^皮阻挡。Metal-2层440可以通过Via-l 446 和Via - 2 448分别连接到Metal - 1层431的位线屏蔽432和节点屏蔽430。 Metal - 2层440还可以包括节点442,以容纳将Metal - 1层431的节点314连 才妄到Metal - 3层316 (图3和图4G)的Via - 3 444。
图4G是包括四个形成于图4F中Metal - 2层440上的Metal-3层(或筒称 为Metal-3 ) 316的金属层452的俯视图。每个Metal - 3层316可以与元件单元400中的四个纳米LCoS元件401a至401d中的一个对应。每个Metal - 3层 316和ITO层110 (图1)之间的电压差可以改变Meta卜3层316上的液晶柱 (liquid crystal column)的光学特性，从而形成像素区202上产生的图像的像 素。每个Metal - 3层316可以包括连4妄到节点314(图3和图4E )的Via - 4 450。 值得注意的是，每个Metal - 3层316与其相邻的Metal - 3层之间用间隙隔开， 该间隙可以提供漫射光进入图4A-4F所示的各层中的通道。如前所述，漫射 光可以被Metal - 2层440 (图4F )阻挡，其中，Metal - 2层440可覆盖元件 单元400的大部分区域，从而阻挡漫射光，否则漫射光将进入Metal- 1层413。图4H是分别在图4B、 4D和4E中示出的Poly - 1层302、 Poly - 3层312 和Metal - 1层431中的位线304的俯一见图。位线304可以在字线302 (或者等 效的Poly-1 )的法线方向延伸，以减少它们之间的重叠，/人而减小串音噪声。 如图4H所示，区域460示出了位线304与字线302在z轴方向(或者等效地， 垂直方向)的重叠部分。可以采用Poly-3层312来进一步屏蔽重叠区域460, 其中，Poly - 3层312可以插在Poly - 1层(字线)302和位线304之间。当然，应理解，前面所描述的内容涉及本发明的示范性实施例，且在并不 脱离由下面的权利要求书所阐述的本发明的精神和范围的情况下，可对本发明 进行修改。
权利要求
1、一种硅基液晶(LCoS)芯片，其特征在于，包括硅衬底，所述硅衬底具有在所述硅衬底上形成的存储单元阵列；第一多晶硅层，所述第一多晶硅层设置在所述硅衬底之上且形成多条平行延伸并穿越所述存储单元的字线；第一金属层，所述第一金属层设置在所述第一多晶硅层上，且形成多条平行延伸并穿越存储单元的位线，所述位线与字线相互正交；以及第二多晶硅层，所述第二多晶硅层设置在所述第一多晶硅层与第一金属层之间，且在所述位线和字线的交叉点之间具有屏蔽部分，这样，所述屏蔽部分就降低所述字线与位线之间的串音。
2、 如权利要求1所述的硅基液晶(LCoS)芯片，其特征在于，所述第二 多晶层包括第 一多个第 一 电容器极板，所述硅基液晶芯片还包括第三多晶硅层，所述第三多晶硅层设置在所述第一和第二多晶硅层之间， 并形成第二多个第二电容器极板，所述第二电容器极;fc没置在所述第一电容器 极板下面以及所述衬底上未被所述字线覆盖的区域上方，所述第 一和第二电容 器极板形成所述存储单元的电容存储器节点。
3、 如权利要求2所述的硅基液晶(LCoS)芯片，其特征在于，每个所述 存储单元包括形成于所述硅衬底上的N活性区和P活性区。
4、 如权利要求3所述的硅基液晶(LCoS)芯片，其特征在于，所述第一 金属层包括多个节点屏蔽，所述多个节点屏蔽用于降低所述位线和所述电M 储器节点之间的串音。
5、 如权利要求3所述的硅基液晶(LCoS)芯片，其特征在于，所述第一 金属层包括多个节点屏蔽和多个第一连接节点，所述第一连接节点分别耦合到 所述第三多晶硅层和所述N活性区，其中，每个所述节点屏蔽围绕在一个第一 连接节点周围，并因此而降低所述位线和所述电容存储器节点之间的串音。
6、 如权利要求3所述的硅基液晶(LCoS)芯片，其特征在于，所述N活性区耦合到 一条所述位线。
7、 如权利要求1所述的硅基液晶(LCoS)芯片，其特征在于，所述第一 金属层包括多个位线屏蔽，每个所述位线屏蔽设置在相邻的两条所述位线之 间，并因此而降低所述两条所述位线之间的串音。
8、 如权利要求7所述的硅基液晶(LCoS)芯片，其特征在于，每个所述 存储单元包括N活性区和P活性区，所述P活性区耦合到一个所述位线屏蔽。
9、 如权利要求5所述的硅基液晶(LCoS)芯片，其特征在于，还包括第 二金属层，所述第二金属层用于阻挡进入所述存储单元的漫射光。
10、 如权利要求9所述的硅基液晶(LCoS)芯片，其特征在于，所述第 二金属层包括多个第二连接节点，将每个所述第二连接节点耦合到 一个所述第 一连接节点。
11、 如权利要求9所述的硅基液晶(LCoS)芯片，其特征在于，所述第一 金属层包括多个位线屏蔽，所述多个位线屏蔽用于P争低相邻的两条所述位线之 间的串音，所述第二金属层包括多个触点，所述多个触点用于将所述第二金属 层耦合到所述位线屏蔽。
12、 如权利要求10所述的硅基液晶(LCoS)芯片，其特征在于，还包括 第三金属层，所述第三金属层用于向位于存储单元上的液晶加载电压，从而在 液晶中形成图像。
13、 如权利要求12所述的硅基液晶(LCoS)芯片，其特征在于，所述第 三金属层包括多个触点，所述多个触点用于将所述第三金属层连"l妄到所述第二连接节点。
14、 一种硅基液晶(LCoS)芯片，其特征在于，包括硅衬底，所述石圭衬底具有在所述硅衬底上形成的存储单元阵列；以及 第一金属层，所述第一金属层淀积在所述硅衬底上，且包括多条位线和多 个位线屏蔽，每个所述位线屏蔽降低相邻的两条位线之间的串音并接地。
15、 如权利要求14所述的珪基液晶(LCoS)芯片，其特征在于，还包括第一多晶硅层，所述第一多晶硅层设置在所述硅衬底和所述第一金属层之 间，且形成多条平行延伸并穿越所述存储单元的字线，所述字线与所述位线相互正交；第二多晶硅层，所述第二多晶硅层设置在所述第一多晶硅层与第一金属层 之间，且在所述位线和字线的交叉点之间具有屏蔽部分，并具有多个第一电容 器极板；以及第三多晶硅层，所述第三多晶硅层设置在所述第一和第二多晶硅层之间， 并形成多个第二电容器极板，所述第二电容器极板设置在所述第一电容器极板 下面以及所述衬底上未被所述字线覆盖的区域上方，所述第 一和第二电容器极 板形成存储单元的电容存储器节点。
16、 如权利要求15所述的硅基液晶(LCoS)芯片，其特征在于，所述第 一金属层包括多个节点屏蔽和多个连接节点，所述连接节点耦合到所述第三多 晶硅层，其中，每个节点屏蔽围绕在一个连接节点周围，以降低所述位线和所 述电容存储器节点之间的串音。
17、 如权利要求16所述的硅基液晶(LCoS)芯片，其特征在于，还包括 多个衬层，所述多个衬层分别插入所述硅衬底、第一多晶硅层、第二多晶硅层 和金属层之间。
18、 一种硅基液晶(LCoS)芯片，其特征在于，包括硅衬底，所述硅衬底具有在所述硅衬底上形成的存储单元阵列，每个所述 存储单元包括N活性区和P活性区；第一多晶硅层，所述第一多晶硅层设置在所述硅衬底上，且形成多条平行 延伸并穿越所述存储单元的字线；第二多晶硅层，所述第二多晶硅层设置在所述第一多晶硅层上，且形成多 个设置在所述衬底上没有被所述字线覆盖的区域上的第 一 电容器极板；第三多晶硅层，所述第三多晶硅层设置在所述第二多晶硅层上，且包括多 个设置在所述第一电容器极板上的第二电容器极板，所述第一和第二电容器极板形成所述存储单元的电容存储器节点；第一金属层，所述第一金属层设置在所述第三多晶硅层上，且形成多条平 行延伸并穿越所述存储单元的位线，所述位线与所述字线相互正交，所述第一 金属层包括多个节点屏蔽以及多个第一连接节点，所述第一连接节点耦合到所 述第二多晶硅层和所述N活性区，每个节点屏蔽围绕在一个第一连接节点周 围，以降低所述位线与所述电容存储器节点之间的串音，所述第一金属层还包 括多个位线屏蔽，所述多个位线屏蔽用于降低所述位线之间的串音；所述第三多晶硅层包括位于所述位线和字线的交叉点之间的屏蔽部分，从 而降低所述位线和字线之间的串音；第二金属层，所述第二金属层用于阻挡进入所述存储单元的漫射光，并包 括多个第二连接节点，将每个所述第二连接节点耦合到一个所述第 一连接节 点；以及第三金属层，所述第三金属层用于向位于存储单元上的液晶加载电压，从 而在液晶中形成图像，所述第三金属层包括多个触点，所述多个触点用于将所 述第三金属层连接到所述第二连接节点。
全文摘要
一种硅基液晶芯片(100)，该硅基液晶芯片(100)设计用于抑制芯片的电子元件之间的串音以及进入芯片的漫射光产生的电噪声。芯片(100)包括硅衬底(120)，硅衬底(120)具有在硅衬底(120)上形成的存储单元阵列。芯片(100)包括形成字线的第一多晶硅层(302)和形成位线(304)的金属层(413)，其中，位线(304)与字线相互正交。芯片(100)还包括由第二和第三多晶硅层(310，312)形成的电容存储器(308)。第二多晶层(310)设置在第一多晶硅层(302)上，且在衬底(100)没有被字线覆盖的区域上。金属层(413)包括屏蔽(432)，这种屏蔽(432)用于减小相邻的位线(304)之间以及位线(304)与电容存储器(308)之间的串音。
文档编号G09G5/00GK101253546SQ200680030682
公开日2008年8月27日 申请日期2006年8月22日 优先权日2005年8月23日
发明者全泰秀, 金吉宏 申请人:弘景科技有限公司