电磁波信号处理器和电磁波检测器的制造方法
【专利摘要】本申请提供了电磁波信号处理器和电磁波检测器。该处理器配置为处理对应于电磁波的输入脉冲信号，该处理器包括信号处理单元，该单元包括：峰值检测电路，来检测输入脉冲信号的每一个幅值的峰值；AD转换器，将该峰值转换为数字信号；存储器设备，包括存储单元，每个存储单元具有根据能由峰值的数字信号所采用的每个值而分配的地址，且存储单元能具有表示峰值的检测频率的多个内部状态中的任一个；和写电路，改变存储单元中的内部状态，其中该存储单元具有与由AD转换器所转换的数字信号的值对应的地址，从而增加由该内部状态所表示的检测频率。
【专利说明】电磁波信号处理器和电磁波检测器
【技术领域】
[0001]此处描述的实施例涉及电磁波信号处理器和电磁波检测器。
【背景技术】
[0002]多通道分析器具有各种功能，主要包括模拟输入脉冲的波形整形、经波形整形的信号的AD转换、基于数字信号的峰值检测、以及峰值频率分布的创建。
[0003]作为现有技术，存在这样的多通道分析器，使用数字信号处理电路来使得通过AD转换获得的数字值经历信号处理来找到峰值，并创建峰值频率分布。
[0004]使用这个电路配置，存在的问题在于还可将除了峰值之外的脉冲的AD值导入数字信号处理电路来执行用于寻找峰值的计算，这增加了被导入数字信号处理电路的数字数据的量以及计算量。特别是，当多通道引起输入端的数量增加时，这个问题更为突出。在这个电路配置中，由于计数率是由计算的次数和数字信号处理中的时钟所确定的，所以当数字信号处理中的步骤数量增加时该计数率就下降了。
【专利附图】
【附图说明】
[0005]图1示出根据本实施例的电磁波信号处理器；
[0006]图2示出图1中所示的信号处理单元的框图配置；
[0007]图3示出多级存储器电路以及连接至信号处理单元的信号源和外部电路的详细的示例性配置；
[0008]图4示出信号处理单元中执行的信号处理的时序图；
[0009]图5示意性地示出峰值频率分布的示例；
[0010]图6示出根据本实施例的信号处理流程；和
[0011]图7示出根据本发明的本实施例的计算机断层成像系统。
【具体实施方式】
[0012]根据一个实施例，提供了电磁波信号处理器，配置为处理对应于电磁波的输入脉冲信号，该电磁波信号处理器包括至少一个信号处理单元，且该信号处理单元包括峰值检测电路、AD转换器、存储器设备、和写电路。
[0013]峰值检测电路检测输入脉冲信号的每一个幅值的峰值。
[0014]AD转换器将该峰值转换为数字信号。
[0015]存储器设备包括多个存储单元，每一个存储单元具有根据能由峰值的数字信号所采用的每一个值而分配的地址，且每一个存储单元能具有表示峰值的检测频率的多个内部状态中的任一个且能在该多个内部状态之间变化。
[0016]写电路改变存储单元中的内部状态，其中该存储单元具有与由AD转换器所转换的每一个数字信号的值对应的地址，从而增加由该内部状态所表示的检测频率。
[0017]下文将参考附图描述本发明的实施例。
[0018]图1是示出根据本实施例的电磁波信号处理器的框图。
[0019]图1的电磁波信号处理器包括对应于不同信号源而布置的多个信号处理单兀11。每一个信号处理单元11创建从与之对应的信号源输出的模拟脉冲的峰值频率分布。
[0020]每个信号源是用于诸如X-射线和光之类的电磁波的检测器。每个信号源对应于不同像素之一。基于由信号处理单元11创建的频率分布来确定像素值，且这些像素值被布置为创建一图像。当使用X-射线检测器作为信号源时，可基于由X-射线检测器所检测到的X-射线能量来创建CT图像。
[0021]可由一个芯片配置每一个信号处理单元11，或芯片可包括多个信号处理单元。
[0022]图2是图1中所示的信号处理单元的框图。由于图1的电磁波信号处理器中所包括的信号处理单元各自具有相同配置，图2仅示出单个信号处理单元的配置。此外，图4示出信号处理单元11中执行的信号处理的时序图。
[0023]信号处理单元11包括波形整形电路21、峰值检测/保持电路22、脉冲高度辨别单元23、和读电路24。脉冲高度辨别单元23包括AD转换器31和多级存储器电路32。
[0024]波形整形电路21将来自信号源的模拟脉冲输入整形为任何脉冲形式，该模拟脉冲输入是执行脉冲高度分析的受试者。在下一级，由峰值检测/保持电路22接收经波形整形的脉冲。图4(A)示出来自信号源的模拟脉冲输入的示例。此外，图4(B)示出通过对模拟脉冲执行波形整形所获得的脉冲的示例。在图4(B)的示例中，执行波形整形从而拉长该模拟脉冲。
[0025]峰值检测/保持电路22检测来自波形整形电路21的脉冲输入的幅值的峰值，并保持这些峰值的信号。在检测到峰值的时间点处，峰值检测/保持电路22进一步向AD转换器31输出峰值检测信号。可由模拟电路配置峰值检测/保持电路22，使用例如比较器、电流源、电容器、开关等。图4(C)示出由峰值检测/保持电路22所保持的峰值的信号的示例。此外，图4(D)示出峰值检测信号的示例。
[0026]注意，可在峰值检测/保持电路22和波形整形电路21之间设置诸如极点(pole)补偿电路之类的滤波电路。在这个情况下，可将通过对来自波形整形电路21的输出进行滤波而获得的信号输入至峰值检测/保持电路22。
[0027]在下一级，由峰值检测/保持电路22所保持的峰值的信号经受由AD转换器31进行的AD转换。一旦从峰值检测/保持电路22处接收到峰值检测信号，AD转换器31对由峰值检测/保持电路22所保持的峰值的信号执行AD转换，并将峰值的数字信号输出至多级存储器电路32。图4(E)示出从AD转换器输出的数字信号的示例。
[0028]多级存储器电路32包括具有多个存储单元的存储设备。存储单元各自具有根据峰值的数字信号可采用的每一个值而分配的地址。
[0029]进一步，每一个存储单元可具有多个内部状态中的任一个。该多个内部状态分别表示峰值的检测频率。例如，多个内部状态分别对应于零和上限值范围内的整数。通过如下所述从写电路33做出的写入，每一个存储单元内的内部状态做出转变(被改变)。
[0030]多级存储器电路32访问具有对应于峰值的每一个数字信号的值的地址的存储单元，且改变该存储单元内的内部状态，从而将由该内部状态所表示的检测频率的值增加一。通过在每次检测到峰值时重复这样的过程，可基于存储单元内的内部状态来获得表示峰值的频率的峰值频率分布。下文中，将详细描述多级存储器电路32。
[0031]图3示出信号处理单元11内所包括的多级存储器电路32的特定配置示例、连接至信号处理单元的信号源51、和外部电路(操作电路)61。
[0032]多级存储器电路32包括行解码器35、列解码器36、多级存储单元阵列(存储设备)34、与电路33、行多路复用器37、和列多路复用器38。
[0033]多级存储单元阵列34具有以矩阵图案布置的多个存储单元。向每一个存储单元分配地址，该地址具有峰值可采用的值中的一个。地址包括行地址和列地址。
[0034]存储单元是模拟存储单元、或可将值保持为数字值的存储单元。每一个存储单元具有多个内部状态，每一个内部状态表示例如零和上限值范围内的整数。可通过使用例如电容器、或下一代非易失性存储器(诸如NAND闪存、MRAM、或ReRAM)来配置这样的存储单
J Li ο
[0035]在本实施例中，将电容器假设为存储单元。在使用电容器的情况下，通过每次访问存储器时将特定量的电荷写入电容器来改变电容器的电位(内部状态)。可基于电位来标识访问的次数(频率)。使用MRAM时，通过改变其磁阻(内部状态)，可存储访问的次数。
[0036]行解码器35接收从AD转换器31输出的经AD转换的值的上侧上的预订数量的比特(上比特)，且基于上比特标识将要访问的存储单元的行地址。列解码器36接收从AD转换器输出的经AD转换的值的其余的下比特，且基于这些下比特标识将要访问的存储器地址的列地址。
[0037]作为可选配置，可使用如下配置:列解码器36基于上比特来标识列地址，且行解码器35基于下比特来标识行地址。
[0038]访问具有由行解码器35和列解码器36所标识的行地址和列地址的存储单元。
[0039]可由AD转换器执行或在多级存储单元电路34中执行将经AD转换的值分为上比特和下比特的过程。图3中所示的配置示例示出了其中由AD转换器31执行该过程的情况。图4(F)和图4(G)分别示出经AD转换的值中的上比特和下比特的信号的示例。
[0040]写电路33将特定量的电荷写入由行解码器35和列解码器36所标识的存储单元。图4(1)示出写电路33的输出信号的示例。在每次写入电荷时，使存储单元的保持值(电压)增加一特定值。图4(J)示出由存储单元保持的电压的示例。通过从写入电路33做出写入，改变存储单元中的内部状态，例如从而增加一。通过重复此举，可获得形式为存储单元内一组内部状态的峰值频率分布(脉冲高度频率分布)。
[0041]作为变型，可构想一配置，其中每当存储单元被访问多次(N次)时就改变存储单元中的内部状态。在这个配置中，每个内部状态表示特定范围的值。需要将存储访问次数(高达N次)的电路提供至每一个存储单元。根据这个方法，尽管所计算的频率可能具有一定的误差，但是即使在其中存储单元可采用的内部状态的数量较小的情况下也可存储高频。
[0042]根据从外部操作电路61给出的读取信号，行多路复用器37和列多路复用器38指定行地址和列地址。读电路24从对应于所指定的行地址和列地址的存储单元中读出该存储单元中的内部状态的值。读电路24将从该存储单元读出的内部状态的值输出至外部操作电路61。
[0043]例如，由FPGA、处理器等来配置操作电路61。从测量开始起在给定的测量时间之后，操作电路61输出该读取信号，以便通过读电路24顺序地读取存储单元组中的内部状态。外部操作电路61事先被提供有关存储器地址和峰值之间的关联的信息、以及有关内部状态和频率(访问次数)之间的关联的信息。基于这些件信息，外部操作电路61将存储单元中的内部状态的值转换为峰值频率分布。图5示出峰值频率分布的图像。可为图1的每一个信号处理单元获取这样的频率分布。
[0044]外部操作电路61基于峰值频率分布来确定与每一个信号处理单兀对应的像素的像素值(如，强度值)。然后，布置像素值来获得一图像(如，CT图像)。
[0045]图6示出根据本发明实施例的信号处理流程。
[0046]在任何时间点开始测量。从信号源51将模拟脉冲输入至波形整形电路21 (All)。
[0047]在下一级，波形整形电路21对所输入的模拟脉冲执行波形整形并且将其输出至峰值检测/保持电路22 (Al2)。
[0048]峰值检测/保持电路22检测由波形整形电路21所整形的信号的峰值，并保持所检测的峰值信号的值(A13)。
[0049]AD转换器对由峰值检测/保持电路22所保持的峰值信号的值执行AD转换(A14)。
[0050]多级存储器电路32基于经AD转换的值的位串中的上比特和下比特，由行解码器35和列解码器36来标识将要访问的存储器地址(行地址和列地址)(A15)。由多级存储器电路32进行的地址标识触发写电路33来输出放电信号。
[0051]峰值检测/保持电路22基于从写电路33输出的放电信号来重置(放电)保持值(A17)。这使得峰值检测/保持电路22来准备下一个模拟脉冲输入。
[0052]进一步，写电路33访问与步骤A15中标识的存储器地址对应的存储单元，并改变该存储单元的内部状态从而增加一(A16)。
[0053]写电路33或控制电路(未示出)用定时器来确定是否已经从测量开始经过了给定的测量时间(A18)。重复从模拟脉冲输入到写存储单元的过程(All到A17)直到经过了给定的测量时间。
[0054]当经过了给定的测量时间时，读电路24读取存储单元的内部状态并将内部状态输出至外部操作电路61 (A19)。外部操作电路61从由读电路24读取的存储单元的一组内部状态值中获得峰值频率分布。
[0055]如上所述，根据本实施例，由峰值检测/保持电路22所检测到的峰值信号的值经受AD转换，且改变具有对应于峰值的数字信号的每一个的值的地址的存储单元的内部状态来增加一。通过重复此举，可获得存储单元内的一组内部状态作为峰值频率分布。作为结果，无需数字电路(数字操作处理)，这因此可做出较小的电路面积且可做出较高的计数率。进一步，还无需应该为数字操作保持的数据，这可使得存储容量较小。因此，在本实施例中，可避免计数率低下和电路大小增加。
[0056]图7示出计算机断层(CT)成像系统作为根据本发明的实施例的电磁波成像设备。这个CT系统包括X-射线发生器(电磁波生成器)200、和辐射检测器(电磁波检测器)300。
[0057]辐射检测器300包括闪烁体阵列310、雪崩光电二极管(APD)阵列面板320、和电路阵列330。
[0058]电路阵列330包括根据本实施例的电磁波信号处理器和操作电路。操作设备可与电路阵列330分离且分别提供作为单独设备。电路阵列330包括各自对应于APD阵列面板320的APD的信号处理单元。一对闪烁体和APD对应于图3中所示的信号源51。
[0059]躺在桌子500上的受试者400由来自X射线生成器200的X射线所照射，且通过受试者400将被衰减的X射线进入辐射检测器300的闪烁体阵列310。闪烁体内生成的光子与进入X射线的能量成比例。由Aro阵列面板320的Aro测量所生成的光子。由Aro测量的电流的模拟脉冲被输入对应于APD的信号处理单元。该信号处理单元执行上述过程并将存储单元的一组内部状态上的信息输出至操作电路。操作电路基于从每一个信号处理单元输出的存储单元的一组内部状态的信息来创建每一个像素的峰值频率分布。基于该峰值频率分布来确定像素值，且通过布置像素值来获得CT图像(X射线图像)。
[0060]尽管描述了特定实施例，但这些实施例只是作为示例呈现，并且不旨在限制本发明的范围。实际上，在本文中所描述的新颖实施例可以各种其他形式体现，此外，可作出以本文中所描述的实施例的形式的各种省略、替换和改变而不背离本发明的精神。所附权利要求书及其等效方案旨在覆盖将落入本发明的范围和精神内的这些形式或修改。
【权利要求】
1.一种电磁波信号处理器,配置为处理对应于电磁波的输入脉冲信号，所述电磁波信号处理器包括至少一个信号处理单元， 所述信号处理单元包括: 峰值检测电路，来检测所述输入脉冲信号的每一个幅值的峰值； AD转换器，将所述峰值转换为数字信号； 存储器设备，包括多个存储单元，每一个存储单元具有根据能由所述峰值的数字信号所采用的每一个值而分配的地址，且每一个存储单元能具有表示所述峰值的检测频率的多个内部状态中的任一个且能在所述多个内部状态之间变化；和 写电路，改变所述存储单元中的内部状态，其中所述存储单元具有与由AD转换器所转换的数字信号的值对应的地址，从而增加由所述内部状态所表示的检测频率。
2.如权利要求1所述的电磁波信号处理器，其特征在于，包括多个信号处理单元。
3.如权利要求1或2所述的电磁波信号处理器，其特征在于，所述信号处理单元包括读电路，来读取关于所述存储单元中的内部状态的信息。
4.如权利要求1到3中任一项所述的电磁波信号处理器，其特征在于，所述写电路通过向所述存储单元写入特定量的电荷来改变所述存储单元中的内部状态。
5.如权利要求1到4中任一项所述的电磁波信号处理器,其特征在于， 基于行地址和列地址来标识存储单元， 所述信号处理单元包括解码单元以基于所述数字信号的上比特来确定行地址和列地址中的一项且基于所述数字信号的下比特来确定行地址和列地址中的另一项，且 所述写电路改变具有由所述解码单元标识的所述行地址和所述列地址的存储单元中的内部状态。
6.如权利要求1到5中任一项所述的电磁波信号处理器，其特征在于，所述峰值检测电路接收检测电磁波来输出电流脉冲信号的信号源的输出信号作为输入脉冲信号。
7.如权利要求6所述的电磁波信号处理器，其特征在于，所述信号处理单元还包括波形整形电路，用于对所述信号源的输出信号执行波形整形，且 所述峰值检测电路接收所述波形整形电路的输出信号作为所述输入脉冲信号。
8.—种电磁波检测器,包括: 多个信号源，每一个信号源检测电磁波来输出电流脉冲信号；和电磁波信号处理器，包括多个信号处理单元，每一个信号处理单元处理从所述信号源的每一个输出的脉冲信号， 每一个信号处理单兀包括: 峰值检测电路，来检测来自每一个信号源的脉冲信号输出的每一个幅值的峰值； AD转换器，将所述峰值转换为数字信号； 存储器设备，包括多个存储单元，每一个存储单元具有根据能由所述峰值的数字信号所采用的每一个值而分配的地址，且每一个存储单元能具有表示所述峰值的检测频率的多个内部状态中的任一个且能在所述多个内部状态之间变化；和 写电路，改变所述存储单元中的内部状态，其中所述存储单元具有与由AD转换器所转换的数字信号的值对应的地址，从而增加由所述内部状态所表示的检测频率。
【文档编号】A61B6/03GK104224209SQ201410257966
【公开日】2014年12月24日 申请日期:2014年6月11日 优先权日:2013年6月14日
【发明者】木村俊介, 舟木英之 申请人:株式会社东芝